本发明公开了一种基于FPGA的数字三维示波器快速采集系统，待测信号经ADC模块采集后经过抽点模块存入数据采集模块中，数据采集模块其内部是一个DTO_FIFO，该DTO_FIFO读写均由控制模块通过计数器来进行控制，使其可以在存储当前帧波形数据的同时读出上一帧波形数据进行映射；当数字三维映射模块中波形映射的帧数达到上位机设定值后，上位机将存储在RAM中的映射结果读取走，并转换成RGB值在显示模块中进行显示。本发明在提升DTO波形捕获率的同时，还可以节省FIFO存储资源。