-
公开(公告)号：CN115718442B
公开(公告)日：2024-07-30
申请号：CN202211316582.5
申请日：2022-10-26
申请人： 电子科技大学
IPC分类号： G05B19/042
摘要： 本发明公开了一种基于FPGA的示波功率分析仪同步采集系统，对于数据采集模块采集得到的功率数据分为两路，一路由基频测量模块进行基波频率测量，另一路由数据缓存模块同步缓存至DDR模块，基波频率测量完毕后，小数抽点系数运算模块根据测得的基波频率计算小数抽点系数，数据读取模块从DDR模块中读取缓存数据，小数抽点模块根据小数抽点系数对读取的数据进行小数抽点，然后经数据输出模块输出至上位机。本发明更加适应于对变频信号的采集，能够提高同步采样的精度，从而提高示波功率分析仪的整体测量、分析精度。
-
公开(公告)号：CN117234461A
公开(公告)日：2023-12-15
申请号：CN202311143904.5
申请日：2023-09-05
申请人： 电子科技大学
摘要： 本发明公开了一种多通道伪随机噪声调制装置，其中，基于流水线型混沌迭代模型模块采用流水迭代计算，从而高速产生迭代输出值。此外，M序列更新控制模块将各个混沌方程输出的混沌次态值拼合得到拼合数据，并根据写地址产生更新使能信号，多个M序列模块在更新使能信号有效时，将拼合数据拆分重组为多个M序列发生器对应的多组反馈系数读地址以及M序列发生器初值，根据反馈系数读地址得到反馈系数，这样产生一个多个通道多位数据信号。在产生多通道多位伪随机数信号的基础上，结合DDS模块可以产生任意波形数据信号的特点，用伪随机数字信号对任意波形数据信号进行调制，从而得到多通道伪随机噪声调制信号，实现了对多个通道信号的均匀、高速伪随机噪声的调制。
-
公开(公告)号：CN113377340B
公开(公告)日：2022-10-18
申请号：CN202110514250.7
申请日：2021-05-12
申请人： 电子科技大学
摘要： 本发明公开了一种具有分数阶微积分运算和显示功能的数字示波器，在现有技术基础上，增加分数阶运算模块，其根据数字示波器参数和设置计算出的固定系数存储在固定系数存储器中，并将固定系数通过N‑1个D触发器延时单元移位输出到N个分数阶运算单元与采集数据相乘，并累加，得到N个分数阶运算结果，这样进行L/N次分数阶运算，得到L个分数阶运算结果，送入信号处理显示模块，通过绘图线程转为显示数据并送入LCD进行显示，实现了数字示波器对于输入信号的分数阶微积分运算和显示。同时，N个分数阶运算单元使用乘累加器模块设计，采用并行运算模式，以提高了实时运算效率，大幅减少数字示波器的数据处理时间。
-
公开(公告)号：CN113377290A
公开(公告)日：2021-09-10
申请号：CN202110620218.7
申请日：2021-06-03
申请人： 电子科技大学
IPC分类号： G06F3/06
摘要： 本发明公开了一种基于AXI协议的具有深存储和双捕获功能的数据采集装置，通过设置深存储模块，其中的AXI封装模块将采集到的数据封装成AXI写请求包，通过AXI互联体模块发送至MIG核，送入DDR3模块中对应DDR存储空间进行存储，以此过程中采用DDR地址计算模块对深存储空间地址进行监测，当触发信号来临时利用触发地址修正参数得到真实触发地址，同样AXI封装模块封装成AXI写请求包并存入DDR3模块中对应DDR存储空间；在需要进行数据读取时，由双捕获模块中的波形概貌读取模块和波形细节读取模块根据预设参数，在同一深存储空间中采用不同分辨率读取数据并上传至上位机进行显示。本发明采用“MIG核+AXI总线”的结构，结合AXI协议，实现数据采集装置的深存储和双捕获功能。
-
公开(公告)号：CN111965405A
公开(公告)日：2020-11-20
申请号：CN202010805640.5
申请日：2020-08-12
申请人： 电子科技大学
IPC分类号： G01R13/02
摘要： 本发明公开了一种基于FPGA的数字三维示波器数据映射存储系统，ADC模块对4个通道的输入信号进行采集后发送给抽点模块，抽点模块抽点后将发送给FIFO模块进行缓存，由映射地址模块计算各个数据点在RAM阵列模块中的映射地址，RAM阵列模块在数据比较控制模块的控制下对波形概率数据进行存储和更新，当达到预设的波形映射帧数后RAM阵列模块在数据输出控制模块的控制下将波形概率数据至上位机，转化为RGB值后发送到显示模块进行显示。本发明通过改进数据的存储框架和存储逻辑，能够节约存储资源，同时提高波形概率信息的存储与输出速度，能够有效地减少数据采集和处理造成的死区时间，提高了数字三维示波器的波形捕获率。
-
公开(公告)号：CN117406827B
公开(公告)日：2024-07-30
申请号：CN202310380708.3
申请日：2023-04-11
申请人： 电子科技大学
摘要： 本发明公开了一种基于三维忆阻离散映射的随机瞬态功率测试信号产生装置，利用三维并联忆阻逻辑斯蒂映射模块产生两路伪随机序列。本发明中提出的三维并联忆阻逻辑斯蒂映射不仅可以显著提升1维的忆阻器逻辑斯蒂映射的混沌复杂性，而且可以极大地扩展其混沌范围，同时，性能评估表明，本发明提出的三维并联忆阻逻辑斯蒂映射比现有2D忆阻逻辑斯蒂映射在大得多的混沌范围内更具有鲁棒的超混沌行为。同时，本发明产生的两路伪随机序列与DDS结合，能产生周期、起始相位以及结束相位完全随机的瞬态功率测试信号，方便电能计量仪器的高精度计量研发和校准。
-
公开(公告)号：CN115617398B
公开(公告)日：2024-07-30
申请号：CN202211332283.0
申请日：2022-10-28
申请人： 电子科技大学
IPC分类号： G06F9/30
摘要： 本发明公开了一种基于FPGA的实时可重构分数阶计算系统，输入数据经数据预处理模块归一化并转换为单精度浮点数后，控制模块接收用户设置的二项式系数理论计算参数和二项式系数分段线性拟合参数，控制二项式系数拟合模块计算二项式系数并进行分段线性拟合，根据拟合结果对固定窗口长度计算模块和分段线性函数计算模块所需的配置参数并进行配置，配置完毕后启动固定窗口长度计算模块和分段线性函数计算模块进行分数阶运算，得到输入数据的分数阶计算结果。本发明基于带误差补偿的固定窗口(FWL)和多段线性函数(PWL)，在FPGA平台上实现实时可重构的分数阶计算系统，在节约资源的同时，保证分数阶计算的精度和效率。
-
公开(公告)号：CN115963312A
公开(公告)日：2023-04-14
申请号：CN202310054173.0
申请日：2023-02-03
申请人： 电子科技大学
IPC分类号： G01R21/133 , G01R19/25 , G01R25/00
摘要： 本发明公开了一种周期波形统计参数测量方法及装置，采用阶梯相位延迟采样的方法，采样点采样周期相对于初始采样点采样周期T0呈现阶梯型变化，逐渐增大再逐渐减小，或逐渐减小再逐渐增大，并回到初始采样点采样周期T0，然后再进行第二次循环，以此类推，从而实现了变采样率采样。用采样点采样周期阶梯型变化的采样时钟对被测的周期波形进行一段时间的连续采样得到一个数据集，并对这些采样点数据按照统计参数计算方法直接进行计算，则可得到准确的结果，从而避免了固定采样率系统中，对于频率为采样率整分数或整倍数的周期波形，采样点相位固定，从而无法获取波形更多相位点幅度信息的问题。同时，该处理流程简单，系统资源占用少，响应速度相对于顺序等效采样方法大幅提高。
-
公开(公告)号：CN115130411A
公开(公告)日：2022-09-30
申请号：CN202210825402.X
申请日：2022-07-14
申请人： 电子科技大学
摘要： 本发明公开了一种基于FPGA的实时可重构通用忆阻器仿真方法，将忆阻器数学模型通过m项多项式进行非线性拟合，其中m与输入信号的幅度和频率及拟合精度有关，这样通过更新多项式的阶次、多项式系数和采样间隔即可简单快速地适配指定的忆阻器模型。在此基础上，基于FPGA进行忆阻器实时仿真：在计算出系统状态变量、忆导值或忆阻值的基础上计算出输出信号，然后，对输入信号、输出信号进行归一化处理、DAC输入处理以及DAC数模转换，得到对应的模拟信号，最后送入数字示波器以清晰显示忆阻器的捏滞迟滞回线。本发明通过改变多项式系数即可实时可重构忆阻器，并且可以仿真高工作频率的忆阻器，同时，采用数字电路进行重构仿真，实验精度得到了提高。
-
公开(公告)号：CN111965405B
公开(公告)日：2021-08-13
申请号：CN202010805640.5
申请日：2020-08-12
申请人： 电子科技大学
IPC分类号： G01R13/02
摘要： 本发明公开了一种基于FPGA的数字三维示波器数据映射存储系统，ADC模块对4个通道的输入信号进行采集后发送给抽点模块，抽点模块抽点后将发送给FIFO模块进行缓存，由映射地址模块计算各个数据点在RAM阵列模块中的映射地址，RAM阵列模块在数据比较控制模块的控制下对波形概率数据进行存储和更新，当达到预设的波形映射帧数后RAM阵列模块在数据输出控制模块的控制下将波形概率数据至上位机，转化为RGB值后发送到显示模块进行显示。本发明通过改进数据的存储框架和存储逻辑，能够节约存储资源，同时提高波形概率信息的存储与输出速度，能够有效地减少数据采集和处理造成的死区时间，提高了数字三维示波器的波形捕获率。
-
-
-
-
-
-
-
-
-
搜索结果
35 条记录 (耗时 0.03 秒)
