本发明公开了一种用于激光雷达的DDR4内存，包括控制芯片和若干内存单元，控制芯片与内存单元电连接，地址信号通路中，一个内存单元通过第一带状线与第一端接电阻相连接，第一带状线与所述第一端接电阻的阻值相同，差分时钟信号通路中，一个内存单元通过一组第二带状线与控制芯片相连接，一个内存单元通过一组第三带状线与二端接电阻以及第三端接电阻相连接，每两个内存单元之间通过一组第四带状线相连接，其中，第二带状线与第三带状线的阻值相同，第二端接电阻与第三端接电阻的阻值相同。