一种基于FPGA的电路模块测试方法
Abstract:
一种基于FPGA的电路模块测试方法,包括步骤:1)获取目标电路模块的电路网表;2)获取测试电路模块的电路网表;3)根据目标电路模块的电路网表和测试电路模块的电路网表生成整体电路模块的电路网表,具体为:将测试电路模块的测试端口对应连接到目标电路模块的硬宏单元上,同时删除测试电路模块对应的硬宏单元;或将目标电路模块的测试端口对应连接到测试电路模块的硬宏单元上,同时删除目标电路模块对应的硬宏单元;4)使用步骤3)获得的整体电路模块的电路网表,对所述目标电路模块进行测试。本发明模拟了FPGA中IP核等电路模块通常作为整体电路的一部分的真实使用环境,从而使测试结果更准确。
Public/Granted literature
Patent Agency Ranking
0/0