Invention Publication
- Patent Title: 一种基于FPGA的电路模块测试方法
-
Application No.: CN202010826182.3Application Date: 2020-08-17
-
Publication No.: CN112034331APublication Date: 2020-12-04
- Inventor: 周婧 , 王硕 , 陈雷 , 庞永江 , 马筱婧 , 席培培 , 董晗 , 张璐 , 杜忠
- Applicant: 北京时代民芯科技有限公司 , 北京微电子技术研究所
- Applicant Address: 北京市丰台区东高地四营门北路2号
- Assignee: 北京时代民芯科技有限公司,北京微电子技术研究所
- Current Assignee: 北京时代民芯科技有限公司,北京微电子技术研究所
- Current Assignee Address: 北京市丰台区东高地四营门北路2号
- Agency: 中国航天科技专利中心
- Agent 茹阿昌
- Main IPC: G01R31/317
- IPC: G01R31/317 ; G01R31/319

Abstract:
一种基于FPGA的电路模块测试方法,包括步骤:1)获取目标电路模块的电路网表;2)获取测试电路模块的电路网表;3)根据目标电路模块的电路网表和测试电路模块的电路网表生成整体电路模块的电路网表,具体为:将测试电路模块的测试端口对应连接到目标电路模块的硬宏单元上,同时删除测试电路模块对应的硬宏单元;或将目标电路模块的测试端口对应连接到测试电路模块的硬宏单元上,同时删除目标电路模块对应的硬宏单元;4)使用步骤3)获得的整体电路模块的电路网表,对所述目标电路模块进行测试。本发明模拟了FPGA中IP核等电路模块通常作为整体电路的一部分的真实使用环境,从而使测试结果更准确。
Public/Granted literature
- CN112034331B 一种基于FPGA的电路模块测试方法 Public/Granted day:2023-04-18
Information query