一种单粒子翻转检测和自恢复的触发器结构

    公开(公告)号:CN120017022A

    公开(公告)日:2025-05-16

    申请号:CN202411892767.X

    申请日:2024-12-20

    Abstract: 本发明公开了一种单粒子翻转检测和自恢复的触发器结构,包括延时滤波结构,二输入数据选择器,时钟控制的异或门,反相器,时钟控制的信号传输结构和锁存结构。延时滤波结构用于对时钟信号进行单粒子瞬态加固,并生成软错误检测结构的时钟信号。二输入数据选择器用于选择适当的输入信号输入到锁存结构中。时钟控制的异或门用于检测触发器的输出是否出现单粒子翻转。反相器电路用于反相时钟信号及数据信号,保障电路逻辑功能。时钟控制的信号传输结构用于控制信号在电路中的传播。锁存结构用于锁存数据。本发明设计的电路结构,针对单粒子翻转进行检测和数据恢复,可应用于系统级整体设计,易实现。

    混合信号处理微系统模拟开关和ADC单元的测试系统及方法

    公开(公告)号:CN119916173A

    公开(公告)日:2025-05-02

    申请号:CN202411882864.0

    申请日:2024-12-19

    Abstract: 混合信号处理微系统模拟开关和ADC单元的测试系统及方法,属于集成电路测试领域;包括上位机和测试板;测试板包括电源模块、测试信号源模块、显示模块、微系统辅助电路、外置存储模块和混合信号处理微系统;混合信号处理微系统包括模拟开关、ADC单元、存储单元和FPGA单元。模拟开关控制ADC单元接收模拟信号的通道;ADC单元采集测试信号源模块产生的模拟信号并将其转换为数字信号;FPGA单元对模拟开关和ADC单元进行控制,读取ADC单元状态信息并采集和处理其输出的数字信号;存储单元存储FPGA配置程序;外置存储模块存储测试数据;显示模块显示测试状态信息;上位机控制测试流程,读取和处理外置存储模块中的数据,得到ADC单元和模拟开关的性能参数。

    一种抗辐照FPGA内嵌PCIExpress IP核的测试电路和方法

    公开(公告)号:CN116450425B

    公开(公告)日:2025-04-15

    申请号:CN202211485634.1

    申请日:2022-11-24

    Abstract: 本发明提供了一种抗辐照FPGA内嵌PCIExpress IP核的测试电路和方法,电路包括:测试用输入端口TDI,连接至N个被测PCIExpress IP核的测试用输入端口TI;测试用输出管脚TDO,连接至其中一个被测PCIExpress IP核的测试用输出端口TO;所有的被测PCIExpress IP核的测试用输出端口TO都连接至对比模块;对比模块,当N为1时,设定Result信号恒为1;当N大于1时,按位对比N个被测PCIExpress IP核的测试用输出端口TO,如果N个被测PCIExpress IP核的测试用输出端口TO存在不同,输出Result信号为0,否则,输出Result信号为1;测试机台ATE,往测试用输入管脚TDI中分两次先后输入不同的测试向量进行测试,如果两次测试中,N个测试用输出管脚TDO输出的数据符合预期,且对比模块输出Result信号为1,则认为测试通过。

    一种多通道高速采样的多级相位修正方法、系统

    公开(公告)号:CN119449032A

    公开(公告)日:2025-02-14

    申请号:CN202411401651.1

    申请日:2024-10-09

    Abstract: 本发明属于信号处理技术领域,具体涉及一种多通道高速采样的多级相位修正方法、系统,旨在解决高复杂度FPGA设计导致的延时值难以校正、采样误差大,无法保证高速ADC稳定可靠的工作的问题。本发明方法包括:使用FPGA芯片配置多通道模数转换器的工作通道及频率、寄存器;使用FPGA芯片将各通道产生的差分数据对转换成单端数据信号、随路时钟差分对转换成单端时钟信号;对单端数据信号延时处理并串并转换,得到每个通道的并行数据;对各通道的并行数据进行通道级、信号级两级延时修正,得到采样记录数据;基于采样记录数据,确定最佳采样位置。本发明解决了延时值难以校正的问题,避免了采样误差,确保高速ADC稳定可靠的工作。

    一种应用于边缘设备的大语言模型流水线推理架构

    公开(公告)号:CN119440632A

    公开(公告)日:2025-02-14

    申请号:CN202411471669.9

    申请日:2024-10-21

    Abstract: 本发明公开了一种应用于边缘设备的大语言模型流水线推理架构,涉及大语言模型领域,本发明提出了一种内存高效的流水线执行机制,即PIPELOAD,针对其实际应用提出了Hermes架构由层分析器、流水线规划器和执行引擎三部分组成;层分析器是对给定的Transformer模型中的每一层进行分析,以评估其运行性能和内存使用情况;利用层分析器生成的数据,所述流水线规划器通过改变加载代理数量以生成在不同内存限制下的执行计划;在确定执行计划后,模型推理将根据边缘设备的当前的实际内存约束,在所述执行引擎中,遵从由流水线规划器生成的对应执行计划,按照该计划中的加载代理数量进行执行。本发明有效解决了流水线阻塞的问题和在边缘设备上部署大模型时内存受限的问题。

Patent Agency Ranking