-
公开(公告)号:CN118763124A
公开(公告)日:2024-10-11
申请号:CN202410738118.8
申请日:2024-06-07
申请人: 北京微电子技术研究所 , 北京时代民芯科技有限公司
IPC分类号: H01L29/808 , H01L21/337 , H01L23/552
摘要: 一种抗辐射加固的SiC超结JFET结构及制备方法,从下至上依次为:漏极金属化层、N+衬底层、N缓冲层、P柱区、N柱区、P‑base区、电流扩展区、N+源区、P+栅区、隔离介质层、栅极金属化层、源极金属化层。P柱区与N柱区交替排列于N缓冲层上表面,P柱区左右对称设置,N柱区设置在两个P柱区之间。P柱区、P‑base区两者组成一个P型掺杂区整体,并与源极金属化层连接。P+栅区与P‑base区之间形成导电沟道结构,通过控制P+栅区上的电压实现沟道的开通和关断。本发明有效解决了器件内部由高能带电粒子轰击导致的电场集中问题,降低了局部高温,极大提高了SiC JFET的抗单粒子辐射能力。
-
公开(公告)号:CN118629933A
公开(公告)日:2024-09-10
申请号:CN202410531016.9
申请日:2024-04-29
申请人: 北京微电子技术研究所 , 北京时代民芯科技有限公司
IPC分类号: H01L21/683 , H01L21/687 , H01L21/60
摘要: 本发明公开了一种用于硅铝丝超声楔焊的柔性工装及键合工艺方法,该工装通过调节限位槽尺寸,适应多种FP封装形式的器件键合。键合前,逆时针旋转工装表面控制机构的旋钮,将限位槽尺寸扩展到最大,再将器件放入限位槽内,然后分别顺时针旋转控制水平方向和竖直方向的旋钮,将限位槽尺寸缩小至恰好固定住器件,然后将电路放置在键合设备操作台上,开启吸气,准备键合。在键合过程中可同时准备另一只柔性工装的上下料,往复使用。本发明突破了以往硅铝丝高可靠键合的固定式工装,使用柔性工装可节省工装成本、极大地提高生产能力,同时也为未来键合工装设计模块化、可变化提供技术基础。
-
公开(公告)号:CN118606940A
公开(公告)日:2024-09-06
申请号:CN202410654489.8
申请日:2024-05-24
申请人: 北京时代民芯科技有限公司 , 北京微电子技术研究所
IPC分类号: G06F21/56 , G06F21/76 , G06N3/042 , G06N3/08 , G06F18/214 , G06F18/241 , G06N3/0464 , G06F17/16
摘要: 本发明属于木马检测领域,具体涉及了一种基于图神经网络的面向FPGA网表的木马检测方法,旨在解决当前的技术中缺乏有效的木马检测机制的问题。本发明包括:用HDL描述数字逻辑和系统架构得到HDL代码;由EDA工具将HDL代码转换为门级表示,将门级表示的逻辑块分配到FPGA芯片上并规划连接并生成比特流文件;将比特流文件下载到所述FPGA芯片并得到FPGA的网表文件;将网表文件转换为原始有向图;设定原始有向图中节点的木马特征,进一步将原始有向图提取特征得到特征有向图;平衡特征有向图中的恶意逻辑节点与正常节点;使用图卷积网络对平衡有向图的节点进行分类,得到木马检测结果。本发明能有精确的检测出木马。
-
公开(公告)号:CN118585480A
公开(公告)日:2024-09-03
申请号:CN202410632741.5
申请日:2024-05-21
申请人: 北京微电子技术研究所 , 北京时代民芯科技有限公司
IPC分类号: G06F15/163 , G06F13/16 , G06F13/28 , G01S7/41 , G01S13/90
摘要: 本发明提供了一种高效能视频SAR处理微系统及其并行实现方法,图像数据在双通道DDR3和DSP之间交互完成数据的成像处理,DDR3存储器分为两个缓冲区;DSP的每个内核均在DSP的内部缓存设有四个大小相同的缓冲条,四个缓冲条形成两组Ping‑Pong结构,每组Ping‑Pong结构分别对接一个缓冲区,通过EDMA方式完成在缓冲区的顺序取数和数据转置存储,每组中的两个缓冲条交替完成数据传输;DDR3存储器的两个缓冲区内图像数据均分为若干行,每行数据大小与缓冲条大小相同,相邻两行数据以Ping‑Pong形式分别进行数据传输,并在内核进行数据处理,将前一个内核所产生的EDMA数据传输完成标志位作为后一个内核数据传输的触发信号,各个内核依次进行数据传输,并行完成数据处理,优化数据传输时间。
-
公开(公告)号:CN118540958A
公开(公告)日:2024-08-23
申请号:CN202410368360.0
申请日:2024-03-28
申请人: 北京微电子技术研究所 , 北京时代民芯科技有限公司 , 清华大学
IPC分类号: H10B80/00 , H01L23/12 , H01L23/488 , H01L23/498 , H01L23/52 , G01D21/02 , G01D11/00 , G01D11/30
摘要: 一种多通道传感通用微系统,由多种传感器、FPGA电路裸芯片、FPGA配置存储器裸芯片、AD转换电路裸芯片、基板、引出端组成,FPGA电路裸芯片、FPGA配置存储器裸芯片、AD转换电路裸芯片都组装在基板上,并根据功能设计在基板上进行互联,基板上另外设计引出端,用以同印制电路板实现物理连接,基板上同时提供若干焊盘,将FPGA部分IO、FPGA给出的时钟、AD的模拟输入端、电源和地连接到焊盘上,使得多种传感器可以直接安装到基板上,与前述部分共同组成多通道传感微系统。本发明所述的多通道传感通用微系统可用于工业控制、航空航天、医疗等多个领域的感知与处理系统中,其余部分制造完成后,仅通过更换所需的传感器,即可形成不同的多通道传感微系统。
-
公开(公告)号:CN118316422A
公开(公告)日:2024-07-09
申请号:CN202410368364.9
申请日:2024-03-28
申请人: 北京微电子技术研究所 , 北京时代民芯科技有限公司
IPC分类号: H03K3/64
摘要: 本发明一种幅值、频率可调的安培级驱动信号生成电路和方法,使用两通道直流电源产生不同电压值;利用MOS管源极、漏极隔离特性将两通道电压(不同电压值)的基准地隔离,使用方波(信号)发生器控制MOS管栅极对MOS管源极、漏极开启和关闭;通过调节直流电源的电压幅值,生成不同幅值的驱动信号。本发明有效地解决程控电源无法产生高频率方波信号、信号发生器无法产生安培级输出电流能力的功率信号问题,仅用简易电路及普通的仪器设备能直接生成频率可调、幅值可调的驱动信号。
-
公开(公告)号:CN118294787A
公开(公告)日:2024-07-05
申请号:CN202410193430.3
申请日:2024-02-21
申请人: 北京微电子技术研究所 , 北京时代民芯科技有限公司
IPC分类号: G01R31/319 , G01R31/3181
摘要: 本发明公开了一种基于高可靠可编程SOC的FPGA机械手自动测试系统及方法,高可靠可编程SOC上使用内部高性能处理器搭载Linux内核,使用DDR3作为系统缓存,在linux下使用QT构建GUI上位机,可编程端则作为主控部分对待测芯片进行测试控制。本发明利用高可靠可编程SOC集成上位机及主控,取代常见的PC+主控的分离式结构,在节省成本的同时可以实现一体化实现测试,此外通过机械手的配合,可以完成自动测试,在节省人工成本的同时,大幅度缩短测试时间。
-
公开(公告)号:CN118197370A
公开(公告)日:2024-06-14
申请号:CN202410249797.2
申请日:2024-03-05
申请人: 北京微电子技术研究所 , 北京时代民芯科技有限公司
IPC分类号: G11C5/14 , G11C11/417
摘要: 本发明公开了一种面向抗辐照SRAM型FPGA配置存储阵列供电的保护电路,包括保护电压产生电路和驱动电路。本发明利用保护电压与MOS管组成的支路为驱动电路提供额外的电流通路,在辐射条件下,当辐射电离效应导致器件产生表面缺陷,PMOS功率晶体管阈值电压升高时,供电保护电路能够保护SRAM供电电压,防止SRAM掉电损失数据。
-
公开(公告)号:CN118136625A
公开(公告)日:2024-06-04
申请号:CN202410438591.4
申请日:2024-04-12
申请人: 北京时代民芯科技有限公司 , 北京微电子技术研究所
IPC分类号: H01L27/02
摘要: 本发明属于集成电路领域,涉及一种高压ESD版图结构,包括:由浅沟槽划分的高压NMOS管区域和二极管区域;高压NMOS管区域包括高压NMOS管和高压识别层;高压识别层放置在划分高压NMOS管区域的浅沟槽内且与此浅沟槽尺寸同比例;高压NMOS管包括浅N型阱识别层,浅N型阱识别层至少覆盖高压NMOS管漏极的一部分;二极管区域中,至少两组二极管正负极间隔排布;高压NMOS管栅极和源极与二极管正极连接,并接高压ESD版图结构输出端;高压NMOS管漏极与二极管负极连接,并接高压ESD版图结构输入端。本发明能够减小芯片版图面积,提升静电防护性能,改善ESD结构占整个版图的空间占用率,降低了芯片制造成本。
-
公开(公告)号:CN114187935B
公开(公告)日:2024-05-28
申请号:CN202111406637.7
申请日:2021-11-24
申请人: 北京时代民芯科技有限公司 , 北京微电子技术研究所
摘要: 本发明公开了一种FLASH存储器灵敏放大电路,包含主灵敏放大电路、预充电电路、锁存电路和存储单元。本发明通过对灵敏放大器的锁存结构进行优化,提高了灵敏放大电路在读取锁存时的电压稳定性,在不影响读取速度和功耗的前提下降低了对前一级输出电压差的要求,从而提高了FLASH存储电路的读写准确性。
-
-
-
-
-
-
-
-
-