降压测试拓扑电路、测试系统/方法、存储介质
摘要:
本发明提供一种降压测试拓扑电路、测试系统/方法、存储介质,所述降压测试拓扑电路包括被测功率主板;所述被测功率主板上设置有n个测试端口;其中,n大于等于2;供电模块,与所述被测功率主板电性连接,用于为所述被测功率主板供电;降压模块,用于将所述供电模块输出的供电电压降压为测试电压;n个功率负载模块,通过n个连接模块电性连接至所述被测功率主板的n个测试端口,用于在测试电压下,产生测试特征参数;通过检测所述测试特征参数以检测所述被测功率主板是否存在功能异常。本发明适用于功率电子设备的功能检测领域,检测过程通过执行PLC程序,自动化完成所有功能检测。同时对测试过程中的功能异常板卡进行断电保护。
0/0