Invention Grant
- Patent Title: 芯片去层调节装置及制样方法
-
Application No.: CN202210736420.0Application Date: 2022-06-27
-
Publication No.: CN114800107BPublication Date: 2022-12-09
- Inventor: 刘加豪 , 杨施政 , 杜伟平 , 倪毅强 , 何亮 , 张志鑫 , 肖慧 , 赵振博
- Applicant: 中国电子产品可靠性与环境试验研究所((工业和信息化部电子第五研究所)(中国赛宝实验室))
- Applicant Address: 广东省广州市增城区朱村街朱村大道西78号
- Assignee: 中国电子产品可靠性与环境试验研究所((工业和信息化部电子第五研究所)(中国赛宝实验室))
- Current Assignee: 中国电子产品可靠性与环境试验研究所((工业和信息化部电子第五研究所)(中国赛宝实验室))
- Current Assignee Address: 广东省广州市增城区朱村街朱村大道西78号
- Agency: 华进联合专利商标代理有限公司
- Agent 张捷美
- Main IPC: B23Q3/06
- IPC: B23Q3/06 ; B24B7/22 ; B24B41/06 ; G01N1/32

Abstract:
本发明涉及一种芯片去层调节装置及制样方法,其特征在于,芯片去层调节装置包括:底座;高度调节件,高度调节件与底座活动连接,高度调节件用于调整芯片样本相对于底座的高度;位置调节件,位置调节件与高度调节件连接,其中,底座具有夹持表面,夹持表面与位置调节件的一端相对,位置调节件与夹持表面之间形成夹持空间,夹持空间用于夹持芯片样品,位置调节件用于调整芯片样本在夹持表面上的夹持位置。通过调节位置调节件到底座的夹持表面的间距,实现对夹持空间大小的调节并调整芯片样本在夹持表面上的夹持位置,保证对芯片样品研磨时能同时研磨到待观察面的多层断面;通过调节高度调节件,实现对芯片样品每次研磨量的控制调节,保证研磨质量。
Public/Granted literature
- CN114800107A 芯片去层调节装置及制样方法 Public/Granted day:2022-07-29
Information query
IPC分类: