本发明涉及一种基于NIC‑400交叉矩阵的异构多核处理器架构，架构包括各异构处理器核统一编址、异构核与NIC‑400异步通信以满足带宽需求、物理层实现和多节点并行计算，另外其中异构处理器由多个异构核组成，异构核分别为用于复杂计算的CPU内核、高吞吐率的并行计算单元GPU、支持多种视频解码单元VPU，以及支持多种格式的显示引擎DPU；异构核具有不同的流水线结构、各异构核作为主机可独立完成运算，各异构核通过可拆分异步桥与互联网络通信。本发明提出了以通信为核心的CoreLink NIC‑400交叉矩阵架构，从体系架构上彻底解决总线架构带来的问题，且有助于缩短异构多核处理器的开发周期。