本公开实施例提供了一种半导体结构及存储器，半导体结构包括N个存储阵列片和N‑1个读出放大模块；针对第1个和第N个存储阵列片，其第一部分存储单元电连接到与其相邻的读出放大模块；其第二部分存储单元电连接到其第一部分存储单元；另一方面，第1和第N个存储阵列片各自包括多个双子单元，双子单元包括两个存储有相同数据的存储单元，双子单元通过与其对应的感测放大器同时进行数据的读出和写入。这样，采用本公开实施例能够减小芯片的面积，提高集成度。