本发明公开了一种FPGA设计电路的时钟转换方法、系统。其中时钟转换方法，包括：查找对应原时钟信号的门控时钟电路；将每一个门控时钟电路的原寄存器替换为使能控制寄存器模块，以使得对应的门控时钟电路输出的门控时钟信号提前一个时钟周期；在每一个门控时钟电路的输出端均插入边沿检测模块，以生成对应的原时钟信号驱动的寄存器的时钟使能信号，所述时钟使能信号比对应的原时钟信号边沿提前一个时钟周期；再使用相同的驱动时钟信号驱动所有原时序器件、边沿检测模块以及使能控制寄存器模块。本发明通用性强，可以针对所有门级网表电路的门控时钟电路进行转换，转换效率高，且转换后输出波形一致。