公开(公告)号：CN118798109A

公开(公告)日：2024-10-18

申请号：CN202410802131.5

申请日：2024-06-20

申请人： 辉羲智能科技(上海)有限公司

发明人： 张浩 ,  吴靖康 ,  汪浩江 ,  张国栋 ,  陈佳超 ,  杨扬

IPC分类号： G06F30/392 ,  G06F30/394 ,  G06F117/04

摘要： 一种无顶层通道的芯片布局方法，包括以下步骤：S1、首先得到芯片前端设计代码，确定各功能模块在芯片顶层的布局，得到从某一功能模块到另一功能模块依次要经过的片上互联网络模块，获得片上互联网络模块矩阵；S2、抓取各个功能模块的顶层输出信号，输出到紧邻功能模块以外的输出信号进行穿通feed‑through标记，说明输出到哪个或者哪几个功能模块；S3、执行feed‑through插入程序，首先自动处理多扇出问题，并在片上互联网络模块中插入feed‑through信号线，然后对片上互联网络模块和需要处理多驱动的功能模块重新进行物理实现，最后对芯片顶层进行物理实现。有益效果是通过在片上互联网络模块插入feed‑through信号线，实现各功能模块间直接紧靠在一起，减小芯片面积、降低物理实现复杂度。

公开(公告)号：CN118332975A

公开(公告)日：2024-07-12

申请号：CN202410291532.9

申请日：2024-03-14

申请人： 华南师范大学

发明人： 王德明 ,  陈韬洋 ,  钟清华

IPC分类号： G06F30/33 ,  G06F30/3312 ,  G06F117/04

摘要： 本申请提供一种标签芯片验证系统，包括：测试层和接口模块；测试层通过接口模块与待检测芯片进行数据交互；测试层存储有多个测试案例；测试层包括命令层和环境层，环境层为测试案例提供传输、结果接收和结果验证的执行环境；测试层通过命令层将多个测试案例发送至待检测芯片；环境层接收待检测芯片发送的对应各个测试案例的处理结果；将各个处理结果与对应各个测试案例的预设结果进行比对；根据比对结果，验证待检测芯片是否正常。本申请可以提高待检测芯片的验证效率。

公开(公告)号：CN116522836B

公开(公告)日：2024-04-12

申请号：CN202310778592.9

申请日：2023-06-29

申请人： 深圳国微晶锐技术有限公司

发明人： 凌长师 ,  孙亚强 ,  李艳荣

IPC分类号： G06F30/343 ,  G06F30/327 ,  G06F117/04

摘要： 本发明公开了一种FPGA设计电路的时钟转换方法、系统。其中时钟转换方法，包括：查找对应原时钟信号的门控时钟电路；将每一个门控时钟电路的原寄存器替换为使能控制寄存器模块，以使得对应的门控时钟电路输出的门控时钟信号提前一个时钟周期；在每一个门控时钟电路的输出端均插入边沿检测模块，以生成对应的原时钟信号驱动的寄存器的时钟使能信号，所述时钟使能信号比对应的原时钟信号边沿提前一个时钟周期；再使用相同的驱动时钟信号驱动所有原时序器件、边沿检测模块以及使能控制寄存器模块。本发明通用性强，可以针对所有门级网表电路的门控时钟电路进行转换，转换效率高，且转换后输出波形一致。

公开(公告)号：CN117332747A

公开(公告)日：2024-01-02

申请号：CN202311190098.7

申请日：2023-09-14

申请人： 上海安路信息科技股份有限公司

发明人： 王勇 ,  潘淞 ,  黄中华

IPC分类号： G06F30/396 ,  G06F117/04

摘要： 本发明公开了一种关于定制系统与半定制逻辑的数据交互方法、装置及系统，所述方法应用于与半定制逻辑通信的定制系统，所述方法包括：在获取对所述半定制逻辑的访问命令后，根据所述访问命令确定数据的处理场景；当所述处理场景为实时处理场景，则以同步传输方式在预设的单时钟周期内将数据传输至所述半定制逻辑；当所述处理场景为非实时处理场景，则调用系统总线以异步传输方式向所述半定制逻辑传输数据。本发明可以通过判断访问的数据地址确定所要传输的数据是实时数据处理场景或非实时数据处理场景，当是实时数据处理场景让定制化系统和半定制化逻辑进行数据同步，从而可以简化数据处理流程，缩短数据传输的延时，以提升数据传输效率。

公开(公告)号：CN116306471A

公开(公告)日：2023-06-23

申请号：CN202310304371.8

申请日：2023-03-27

申请人： 上海亿家芯集成电路设计有限公司

发明人： 杨露

IPC分类号： G06F30/396 ,  G06F30/392 ,  G06F117/04 ,  G06F119/06

摘要： 本发明公开一种时钟树结构及其实现方法，涉及时钟树技术领域，该时钟树结构包括主干和分支时钟网络，所述主干时钟网络从外部引进，由第一级缓冲单元和第二级缓冲单元组成，主干可以水平也可以垂直，所述分支时钟网络从主干时钟网络引出，由第二级缓冲单元到第三级缓冲单元组成，分支时钟驱动L*L大小的窗口内的负载，即第三级缓冲单元以树状结构推动第四级缓冲单元，以此类推，推动到第n级缓冲单元和门控时钟单元。有益效果在于：通过建立主干和分支时钟网络搭建了的时钟树结构，减少了时钟网络上的缓冲单元的数量，降低了芯片功耗；主时钟树和子时钟网络起到公共路径的作用，减少了时钟树的级数，减少了OCV对时钟的影响，最终的时序收敛容易。

公开(公告)号：CN114781298A

公开(公告)日：2022-07-22

申请号：CN202210467971.1

申请日：2022-04-29

申请人： 天津大学

发明人： 刘强 ,  刘威壮

IPC分类号： G06F30/34 ,  G06F30/331 ,  G06F117/04

摘要： 本发明公开了一种环境自适应的SLAM后端FPGA加速器结构及设计方法，该加速器结构包括设置于SLAM后端的可配置电路模块、环境自适应参数更新模块和门控时钟，其中：视觉信息数据经过SLAM前端分成两路：其中一路将从环境中提取的视觉信息输入至设置于SLAM后端的可配置电路模块；另一路将路标点数目发送至设置于SLAM后端的环境自适应参数更新模块；使用门控时钟电路控制可配置电路模块开启的数目；并且，根据SLAM前端采集的路标点的数目，求解当前环境下使得可配置电路模块功耗最小的配置参数，并更新可配置电路模块配置参数。与现有技术相比，本发明实现了架构动态调整，同时能够降低运行时功耗。

公开(公告)号：CN113221493B

公开(公告)日：2022-07-15

申请号：CN202110600906.7

申请日：2021-05-31

申请人： 福州大学

发明人： 陈建利 ,  杨薇 ,  林智峰

IPC分类号： G06F30/34 ,  G06F111/04 ,  G06F117/04

摘要： 本发明涉及一种基于异质型FPGA布局的时钟合法化方法，包括如下步骤：（1）建立时钟约束的数学模型；（2）基于建立的数学模型，分时钟线网收缩与时钟线网扩张两步将时钟约束合法化。该方法有利于对时钟进行合法化，避免布局过程中时钟线网违反时钟约束。

公开(公告)号：CN113191113A

公开(公告)日：2021-07-30

申请号：CN202110620291.4

申请日：2021-06-03

申请人： 湖南国科微电子股份有限公司

发明人： 杨丹

IPC分类号： G06F30/396 ,  G06F30/398 ,  G06F117/04 ,  G06F119/06

摘要： 本申请公开了一种基于寄存器传输电平级的功耗优化方法、系统及相关组件，该功耗优化方法包括：获取寄存器传输电平级的待优化架构；在预设场景模式下，对待优化架构进行前仿真，获得仿真结果；利用预设分析软件，对预设场景模式下的仿真结果进行分析，得到冗余反转报告和时钟门控效率报告；利用冗余翻转报告和时钟门控效率报告，确定冗余翻转的逻辑和时钟门控不符合期望的位置，并对待优化架构进行优化。本申请对待优化架构进行前仿真，利用仿真报告直接分析出冗余翻转的逻辑和时钟门控不符合期望的位置并进行优化，准确地找到了冗余功耗点，从而能够进行快速优化，功耗优化耗时明显缩短。

公开(公告)号：CN112241614A

公开(公告)日：2021-01-19

申请号：CN202011074440.3

申请日：2020-10-09

申请人： 广芯微电子(广州)股份有限公司

发明人： 王锐 ,  刘一杰 ,  李建军 ,  莫军 ,  王亚波

IPC分类号： G06F30/3315 ,  G06F117/04

摘要： 本发明实施例涉及一种时钟延时链延时的检测方法、系统及电子设备，所述方法包括以下步骤：获取延时链的延时路径时序；根据所述延时路径时序，获取每级延时模块与前一级延时模块的延时差；根据所述延时差，获取所述延时差的平均值；将所述延时差和所述均值做差，获得修正差值；将所述修正差值与标准修正值比对，反馈比对结果。本发明实施例通过将每级延时单元延时总和作为该级延时差，能够更加准确的反应延时链总延时，并针对每级增加的延时差有更准确的技术，以此更准确地判断每级延时链的延时是否均衡。而且本申请不需要对设计逻辑做切割，也不需要做定制模块堆叠，即节省人力物力，又提高了延时链参数实现的精准度。

公开(公告)号：CN118586334A

公开(公告)日：2024-09-03

申请号：CN202410803492.1

申请日：2024-06-20

申请人： 中国人民解放军国防科技大学

发明人： 周海亮 ,  邓林 ,  罗莉 ,  荀长庆 ,  周理 ,  潘国腾 ,  铁俊波 ,  王永文 ,  石伟 ,  冯权友 ,  黄鹏程 ,  王俊辉

IPC分类号： G06F30/331 ,  G06F119/06 ,  G06F119/08 ,  G06F117/04

摘要： 本发明公开了一种基于状态的功耗评估装置及其数据拟合方法，本发明的功耗评估装置包括依次相连的翻转率信息统计模块、翻转信息上行汇总接口和功耗总模组，翻转率信息统计模块包括多个翻转率信息统计子节点，每一个翻转率信息统计子节点包括多个翻转率信息统计叶节点以用于对目标芯片设计中各个器件单元上所有门控时钟的翻转率进行实时统计，翻转率信息统计模块构成树形拓扑以逐级手机翻转率进行汇总求和、或与给定的权重因子相乘后汇总求和。本发明旨在基于器件单元的翻转率获取芯片的实时功耗消耗状态进而基于权重因子逐级求和拟合实现功耗评估以精确表达出寄生电容、工作温度等对功耗的影响，提高功耗评估的灵活性与精度。