本申请涉及一种基于可重构处理器架构设计的信道译码装置及方法。所述信道译码装置包括第一计算器、第二计算器和输出装置；第一计算器，用于根据预设校验矩阵、各变量节点对应的目标变量和中间变量，确定当前次译码操作中各变量节点的外信息；第二计算器，用于根据预设校验矩阵、当前次译码操作中各变量节点对应的外信息和目标变量，确定与各变量节点对应的校验节点的校验信息；输出装置，用于根据各校验节点的校验信息，确定各待译码信息对应的目标译码信息。提高了信道译码的效率。