本发明属于芯片架构领域，具体涉及了一种多电源域全芯片ESD保护架构，旨在解决现有技术未从全芯片的全方位保护着手，芯片的抗ESD能力尚达不到预期的问题。本发明包括：分别设置于芯片输入输出端口区和芯片核心区的多个ESD电源钳位电路，用于形成ESD电流的低阻抗泄放通路，钳位电源总线电压低于设定值；分别设置于多电源域全芯片的各电源域之间轨间电路，用于形成不同电源域之间的ESD电流的低阻抗泄放通路；分别设置于芯片输入输出端口环与芯片核心区的设定位置的多组ESD防护电路构成的ESD电源网络，用于消除电源线、地线寄生电容及电阻对ESD的负面影响。本发明提高了整个芯片的抗ESD能力，达到了对整个芯片提供全方位保护的目的。