本发明公开一种锁相回路电路以及时钟产生方法。该锁相回路电路包含一锁相回路核心电路、至少一查找表以及一控制电路。该锁相回路核心电路在一开回路校正阶段与一闭回路校正阶段之下产生一输出时钟。该控制电路将得自该至少一查找表的多个锁相回路参数载入至该锁相回路核心电路；在该锁相回路核心电路的该开回路校正阶段之下，针对该多个锁相回路参数中的一第一部分执行开回路校正；以及在该锁相回路核心电路的该闭回路校正阶段之下，针对该多个锁相回路参数中的一第二部分执行闭回路校正。