本发明提供了一种具有字符对齐功能的串并转换电路，串并转换模块，用于接收串行数据，并利用时钟信号的上升沿和下降沿对串行数据进行双边沿采样得到一路第一并行数据；K码检测模块，用于对第一并行数据作K码比对产生两路指示信号；同步采样模块，用于按照两路指示信号对所述第一并行数据进行选择及采样输出第二并行数据。由于本发明在串并转换过程中就加入了K码检测功能，实现在串行数据转换为并行数据的同时完成了K码检测；在串并转换过程中利用树形串并转换结构和时钟双边沿采样，通过对移位数据进行组合，使得可能出现K码的十种10bit输出经过5个clk_div4周期被全部检测，相比传统代码组同步减小了K码检测模块的面积。