-
公开(公告)号：CN118381867B
公开(公告)日：2024-11-05
申请号：CN202410518803.X
申请日：2024-04-28
申请人： 慷智集成电路(上海)有限公司
摘要： 本发明提供了一种解串器、串行器及车载视频数据传输系统、方法、介质，涉及车载视频处理技术领域。该解串器包括相互连接的接收模块、第一计算模块和比较模块；接收模块被配置为接收通过oLDI接口传输的视频数据，视频数据在第四差分数据通道的第四路映射数据中首个比特位包含奇偶校验信息；第一计算模块被配置为计算视频数据对应的第一奇偶校验值；比较模块被配置为比较第一奇偶校验值与奇偶校验信息中第二奇偶校验值，并当第一奇偶校验值和第二奇偶校验值相等时，确定视频数据传输正确，不等时，确定视频数据传输有误。本发明能够大幅提高检测效率和准确度，并且兼容性强，适用场景多样。
-
公开(公告)号：CN118631237A
公开(公告)日：2024-09-10
申请号：CN202411098858.6
申请日：2024-08-12
申请人： 牛芯半导体(深圳)有限公司
IPC分类号： H03K19/003 , H03M9/00
摘要： 本申请公开了一种高速发送器及串行数据发送器电路，涉及信号传输电路设计的技术领域，其中，该高速发送器包括信号传输单元，所述信号传输单元包括：信号收发模块，用于对输入的目标信号进行传输；第一功率管，其输入端用于接收输入的目标电压，其输出端与所述信号收发模块的供电端连接。本申请的技术方案通过在信号传输单元中设置第一功率管，并根据第一功率管的输入端输入的目标电压控制第一功率管对信号收发模块执行供电，同时结合功率管具有较低导通电阻的特性，以使得设置第一功率管可以减小信号收发模块的供电端的压降，从而能够满足高速串行链路传输时的正常供压需求。
-
公开(公告)号：CN112751569B
公开(公告)日：2024-07-05
申请号：CN202011565668.2
申请日：2020-12-25
申请人： 北京航星机器制造有限公司
摘要： 本发明涉及一种交流B码解码电路及解码方法，属于交流B码解码技术领域，解决了现有交流B码解码过程存在的电路复杂度高、器件成本高的问题。一种交流B码解码电路，所述电路包括：比较器、RC电路、D触发器、累加器、数字低通滤波器及解码器；其中，所述比较器，正输入端用于接收基准电压，负输入端用于连接所述RC电路的分压端，输出端连接所述D触发器的输入端；所述D触发器的输出端分别连接所述累加器的输入端和所述RC电路的反馈端；所述RC电路的输入端用于接收所述交流B码；所述累加器的输出端连接所述数字低通滤波器的输入端，所述数字低通滤波器的输出端与所述解码器的输入端相连，所述解码器的输出端用于输出解码得到的时间信息。
-
公开(公告)号：CN113986792B
公开(公告)日：2024-05-24
申请号：CN202111248769.1
申请日：2021-10-26
申请人： 新华三信息安全技术有限公司
摘要： 本申请提供一种数据位宽转换方法及通信设备，其中方法包括：根据多个接收端口的位宽和缓存单元的位宽，确定最小输入位宽；将所述缓存单元拆分为位宽相同的多个缓存子单元，所述缓存子单元的位宽为所述最小输入位宽；确定每个所述接收端口对所述多个缓存子单元的写操作时序；每个所述接收端口接收到数据时，按照该接收端口对应的写操作时序将接收到的数据存入到该接收端口申请到的所述缓存单元的存储地址中。本申请中，通过拆分缓存单元以及设置不同类型端口的控制时序，实现了不同类型端口的输入输出位宽转换，从而提高了数据位宽转换效率，减少了资源浪费。
-
公开(公告)号：CN110635805B
公开(公告)日：2024-05-24
申请号：CN201910476573.4
申请日：2019-06-03
申请人： 三星显示有限公司
发明人： 高雷夫·玛尔侯特拉
摘要： 本发明提供用于提供时序恢复的装置和方法。用于在高速链路中提供时序恢复的装置包括：误差采样器，接收输入信号并对所述输入信号进行采样；鉴相器，包括误差限幅器；和压控振荡器(VCO)。所述误差限幅器产生与所述输入信号相对应的相对于电压阈值的误差信号。所述鉴相器产生与所述误差信号相对应的比特数据。所述VCO基于所述比特数据改变输出信号的频率，并将所述频率锁定在使多个输入信号的平均值等于所述电压阈值的相位。
-
公开(公告)号：CN118018036A
公开(公告)日：2024-05-10
申请号：CN202410212147.0
申请日：2024-02-27
申请人： 上海奎芯集成电路设计有限公司 , 合肥奎芯集成电路设计有限公司
摘要： 本申请实施例提供了一种双模式串并转换电路和串并信号转换方法，首先通过第一信号生成电路、第二生成信号电路和第三信号生成电路中的逻辑运算Q1！&(EN&Q3！)！和(Q2&Q1！)+(Q2！&Q1)，结合第一D触发器、第二D触发器和第三D触发器，以及使能信号的高低电平控制实现对参考始终信号的四分频和五分频，然后通过第二延迟信号生成电路中的逻辑运算Q2！&EN结合第四D触发器对五分频信号进行1/2延迟，再通过分频信号组合电路中的逻辑运算Q2！+Q2X进行分频信号组合，最后通过高速移位电路和第三移位电路进行两次移位处理，实现在EN为高电平时将待转换信号转换为五路并行信号，在EN为低电平时将待转换信号转换为四路并行信号。减少了数据传输电路的结构复杂性，节约了电路成本和面积。
-
公开(公告)号：CN111798891B
公开(公告)日：2024-04-30
申请号：CN202010222589.5
申请日：2020-03-26
申请人： 美光科技公司
发明人： 月桥俊明
IPC分类号： G11C7/10 , G11C7/22 , G11C11/4093 , H03M9/00
摘要： 本申请涉及一种生成四相时钟信号的时钟信号生成器。本文中揭示了一种设备，所述设备包含：时钟生成器，其被配置成生成相位彼此不同的第一、第二、第三和第四时钟信号；以及第一、第二、第三和第四时钟驱动器，每个被配置成分别驱动所述第一、第二、第三和第四时钟信号。所述第一和第二时钟驱动器相对于在第一方向上延伸的第一线对称地布置。所述第一和第三时钟驱动器相对于在第二方向上延伸的第二线对称地布置。所述第一和第四时钟驱动器相对于所述第一和第二线交叉的点对称地布置。
-
公开(公告)号：CN117938148A
公开(公告)日：2024-04-26
申请号：CN202211314210.9
申请日：2022-10-25
申请人： 华为技术有限公司
摘要： 本申请实施例提供一种鉴相器及其工作方法、时钟与数据恢复电路、电子设备，涉及集成电路技术领域，用于解决如何提高鉴相器性能的问题。鉴相器包括数据积分器，与采样时钟端均耦接，用于根据采样时钟端的信号，对输入数据进行积分；数据采样比较器，用于将数据积分器的输出与设定值进行采样比较；跳变沿积分器；与采样时钟端耦接，用于根据采样时钟端的信号，对输入数据进行积分；跳变沿采样比较器；用于将跳变沿积分器的输出与设定值进行采样比较；逻辑处理器，用于对数据采样比较器的比较结果和跳变沿采样比较器的比较结果进行逻辑处理，并输出超前滞后的处理结果。
-
公开(公告)号：CN112865805B
公开(公告)日：2024-04-05
申请号：CN201911189318.8
申请日：2019-11-27
申请人： 京东方科技集团股份有限公司
摘要： 本公开的实施例提供了一种数据传输电路、显示设备和数据传输方法。数据传输电路包括：串并转换电路，被配置为接收串行数据和模式设置信号，产生分别针对多个模式的多个模式信号，根据模式设置信号产生模式选择信号，以及根据模式设置信号将串行数据转换成具有相应比特宽度的并行数据；模式选择电路，被配置为根据模式选择信号从多个模式信号中选择一个模式信号；控制电路，被配置为将所选择的模式信号转换成控制信号；以及锁存电路，被配置为接收来自串并转换电路的并行数据以及来自控制电路的控制信号，并在控制信号的控制下对所接收的并行数据进行锁存输出。
-
公开(公告)号：CN117614414A
公开(公告)日：2024-02-27
申请号：CN202311703557.7
申请日：2023-12-12
申请人： 北京理工大学
摘要： 本发明公开的一种任意速率可变的高速并行多相滤波方法，属于高频无线通信技术领域。本发明实现方法为：采用并行数据处理方式，将ADC采样后的串行原始基带信号进行串并转换得到并行数据流；通过分数倍抽样率转换的多相结构，将多相结构滤波器拆分为子滤波器，再次嵌套多相结构进一步拆分子滤波器，拆分后的子滤波器与在补零操作以后，与拆分后的次级序列对应进行并行卷积运算，转换较低速ADC采样的大带宽信号的采样率，改变信号的过采样倍数以及并行输出路数，得到多项滤波最终输出序列，实现低损恢复低采样率信号。本发明充分利用频谱资源，提高频谱效率；降低对高速ADC的硬件要求，节省资源开销与系统运算量，降低功耗。
-
-
-
-
-
-
-
-
-
搜索结果
700 条记录 (耗时 0.022 秒)
