本发明的主要目的在于提供一种p型Bi2Te3基材料中位错阵列的调控方法，包括如下步骤：将p型Bi2Te3基粉体材料与低熔点第二相粉体混合均匀，然后在真空条件下，进行加压烧结，得到具有位错阵列的p型Bi2Te3基材料。本发明通过向p型Bi2Te3基粉体材料中加入少量低熔点第二相粉体，在烧结过程中，第二相形成液相并不断在晶界部位析出，并促进在所得p型Bi2Te3基材料中形成位错阵列。本发明所得多晶p型Bi2Te3基材料中的位错呈高密度状态的阵列分布，具有高的织构和低的晶格热导率，同时由于位错的规律分布，可兼具优异的力学性能，可为p型Bi2Te3基材料热电性能和力学性能的协同优化提供一种新思路。