Invention Publication
- Patent Title: 基于改进卷积神经网络的芯片电性能并行检测方法及装置
-
Application No.: CN202410072560.1Application Date: 2024-01-17
-
Publication No.: CN117872094APublication Date: 2024-04-12
- Inventor: 任获荣 , 王焱 , 吕银飞 , 焦昶哲
- Applicant: 西安电子科技大学 , 西安电子科技大学杭州研究院
- Applicant Address: 陕西省西安市太白南路2号;
- Assignee: 西安电子科技大学,西安电子科技大学杭州研究院
- Current Assignee: 西安电子科技大学,西安电子科技大学杭州研究院
- Current Assignee Address: 陕西省西安市太白南路2号;
- Agency: 西安嘉思特知识产权代理事务所
- Agent 王丹
- Main IPC: G01R31/28
- IPC: G01R31/28 ; G06T7/00 ; G06T5/10 ; G06N3/0464 ; G06N3/048 ; G06N3/08

Abstract:
本发明公开了一种基于改进卷积神经网络的芯片电性能并行检测方法,包括:步骤1:采集多个待测芯片的测试信号;步骤2:对多个待测芯片的测试信号进行线性叠加合成,生成第一复合信号,并将第一复合信号转换为二维图像,得到第一时频图像;步骤3:将第一时频图像输入到第一CNN网络中进行多个芯片的并行故障检测;若不存在故障,则算法结束,输出检测结果;若存在故障,则执行步骤4;步骤4:将单个芯片的测试信号分别转换为二维图像,对应得到多个第二时频图像;步骤5:将多个第二时频图像依次输入到第二CNN网络中进行单个芯片的故障检测,并输出检测结果。该方法实现了多个芯片的实时并行检测,提高了芯片缺陷检测的准确性和效率。
Information query