本发明提供了一种基于SRAM的无进位乘法存算阵列，包括m×m个基于SRAM构造的存算单元和N×m个异或树；同一行所述存算单元输入的乘数生成的单比特流是相同的，每一行存算单元同时输入乘数生成的N个单比特流，每一列存算单元在一个计算周期内输出N×m个计算结果值，所述N×m个计算结果值作为N个m输入的异或树的输入数据，通过异或树的计算最终得到N个单比特计算结果，所述无进位乘法存算阵列最终得到N×m个单比特数据计算结果。本发明通过结合存内计算技术，大幅度提升了无进位乘法计算的效率；利用与非门代替与门完成无进位乘法所需要的相与操作，进一步减少了所需要使用的晶体管数量，降低了计算所需的功耗与资源使用。