利索-全球专利检索

  1. 登录
  2. 注册
发明公开
CN1477778A 分层叠加式电压型多电平电路拓扑结构 失效 - 权利终止

  • 专利标题： 分层叠加式电压型多电平电路拓扑结构
  • 专利标题（英）： Hierarchical superimposed voltage type multi-level circuit topology structure
  • 申请号： CN03145955.2
    申请日： 2003-07-18
  • 公开(公告)号： CN1477778A
    公开(公告)日： 2004-02-25
  • 发明人: 李永东 , 李明才 , 谭卓辉 , 曲树笋
  • 申请人： 清华大学
  • 申请人地址： 北京市北京100084-82信箱
  • 专利权人： 清华大学
  • 当前专利权人： 清华大学
  • 当前专利权人地址： 北京市北京100084-82信箱
  • 主分类号： H02M7/48
  • IPC分类号： H02M7/48
分层叠加式电压型多电平电路拓扑结构
摘要：
分层叠加式电压型多电平电路拓扑结构属于多电平电路拓扑技术领域，其特征在于：它由多个相同的二极管箝位式或电容箝位式多电平电路叠加而成，其输出电压电平数与叠加层数和横向单元数有关，而耐压能力仅与横向单元数有关。在相邻两层二极管箝位式或电容箝位多电平电路之间，有一共用支路，其相邻两层的开关器件在共用支路上是反向串联的，在输出多电平的同时又提高了各层电路的耐压能力，从而使各开关器件的成本下降。
摘要（英）：

The present invention relates to a layered superimposed voltage type multilevel circuit topological structure, belonging to the field of multilevel circuit topological technology. It is made up by superimposing several identical diode clamped or capacitor clamped multilevel circuits, its output voltage level quantity is related to superimposed layer quantity and transverse unit quantity, and itspressure-resistance is only related to the transverse unit quantity, and between the adjacent two layers of diode clamped or capacitor clamped multilevel circuits a common branch is set, on the common branch said switch devices of adjacent layers are series-opposing connected, at the same time of outputting multilevel the pressure-resistance of every layer of circuit can be raised.

公开/授权文献
0/0