本发明是关于一种具有多个单元的半导体存储器，其中各该存储单元包含了：一第一传导性掺杂接触区域(S/D)、一第二传导性掺杂接触区域(S/D)与排列在后者间的一信道区域，该等区域是形成于由半导体材料所制成的一网状肋形物中(FIN)且于该肋形物(FIN)的纵向方向上先后依序排列；一存储层(18)，其于该肋形物的该上侧边(10)上与一绝缘层(20)间隔排列；以及至少一栅极电极(WL1)，其藉由一第二绝缘层(22)而自该一肋形物侧面隔开，并藉由一第三绝缘层(29)而自该存储层(18)隔开，其中该栅极电极(WL1)与该信道区域电性绝缘且用于控制其电传导性。