公开(公告)号：CN103475459B

公开(公告)日：2016-12-28

申请号：CN201310309056.0

申请日：2005-02-25

申请人： 因芬尼昂技术股份公司 ,  拉姆巴斯公司

发明人： W.埃文斯 ,  H.帕托维

IPC分类号： H04L7/00 ,  H03L7/06

CPC分类号： H03L7/06 ,  H04L7/0091

摘要： 本发明涉及以时钟与数据回复为基础的时钟合成。本发明通过对具有已知转换密度的一潜在噪音时钟来源信号执行一时钟与数据回复(CDR)操作而合成一时钟信号；该CDR操作响应该时钟来源信号而产生一所希望的时钟信号。为了减少在一串行数据无线收发器中的准同步接收与发射时钟间的串音，使用一单一共同的PLL以回复来自接收数据的接收时钟并自一潜在噪音发射时钟来源信号合成发射时钟。

公开(公告)号：CN1750170B

公开(公告)日：2013-06-05

申请号：CN200510091725.7

申请日：2005-08-15

申请人： 因芬尼昂技术股份公司

发明人： R·卡科斯奇克 ,  T·尼斯奇 ,  K·施弗 ,  D·舒姆

IPC分类号： G11C11/401 ,  G11C11/412 ,  H01L27/105 ,  H01L21/8239

CPC分类号： G11C16/0416 ,  H01L27/115 ,  H01L29/8616

摘要： 集成存储装置及方法，本案提出一种利用穿隧场效晶体管(TFET)以及埋藏位线的存储装置。该存储装置包括一包含储存单元行以及储存单元列的矩阵，其中，每一个储存单元包含至少一单元晶体管，而该单元晶体管则是依次会包含第一掺杂区域以及第二掺杂区域，其一为一漏极区域，以及另一为一源极区域。再者，该存储装置包括字线，其每一个都连接至一行的储存单元，以及位线，各位线连接至一列的储存单元。此外，该等第一掺杂区域为与该等第二掺杂区域不同的掺杂型态。

公开(公告)号：CN1703044B

公开(公告)日：2013-05-01

申请号：CN200510073932.X

申请日：2005-05-27

申请人： 因芬尼昂技术股份公司

发明人： A·克劳森

IPC分类号： H04L29/04

CPC分类号： H04L27/2602 ,  H04L5/023 ,  H04L27/0008 ,  H04L27/2605 ,  H04L27/2626 ,  H04M11/062

摘要： 一种用于传输数据的方法以及装置，其中，该数据在一第一操作模式时会于复数个第一频带之中进行传输，以及在一第二操作模式时会于复数个第二频带之中进行传输，并且，该等第一频带的数量在此情况会大于该等第二频带的数量，其中，若是具有大量待传输数据时，则会使用该第一操作模式，以及若是仅具有小量待传输数据时，则转换至该第二操作模式，藉此，即可以达成一功率节省，特别是，在一传输装置以及在一接收装置的数字部分之中。

公开(公告)号：CN1700688B

公开(公告)日：2012-05-09

申请号：CN200510071316.0

申请日：2005-05-19

申请人： 因芬尼昂技术股份公司

发明人： M·刘易斯

IPC分类号： H04L27/26

CPC分类号： H04L27/2657 ,  H04L27/2675 ,  H04L27/2679

摘要： 本发明是有关被包含于接收器中之追踪系统，该追踪系统可操作追踪频率及相位偏移之快速改变。该追踪系统包含可操作执行基于导频的相位及频率追踪之第一系统。该追踪系统亦包含可操作执行基于数据的相位及频率追踪之第二系统。该追踪系统亦包含可操作逐渐降低该第一系统效应，也就是该基于导频的相位及频率追踪而连接至该第一系统及该第二系统之控制装置。

公开(公告)号：CN102332916A

公开(公告)日：2012-01-25

申请号：CN201110217988.3

申请日：2003-11-25

申请人： 因芬尼昂技术股份公司

发明人： G.里普马 ,  E.瓦格纳

IPC分类号： H03L7/197

CPC分类号： H03L7/1976 ,  H03L7/081

摘要： 本发明包含一和差调制器的锁相回路。在该PLL之反馈路径中的一多模数除法器（9）系借助该ΣΔ调制器（11）而致动，而该ΣΔ调制器则是具有可以借助在拉普拉斯平面中（Laplaceplane）之一复数转移函数H（s）而描述的设计，其中，该转移函数系具有一复数共轭极点对。所建议的原则系允许在临界频率范围中之噪声的显著减少，也因此允许基于无线电规格而对传输屏蔽的遵守，甚至是在该PLL带宽与该调制带宽一样大的时候，也一样。

公开(公告)号：CN1722590B

公开(公告)日：2012-01-18

申请号：CN200510081060.1

申请日：2005-06-29

申请人： 因芬尼昂技术股份公司

发明人： C·克兰兹

IPC分类号： H02M3/06

CPC分类号： H02M3/1588 ,  Y02B70/1466

摘要： 一种循环地将一输入侧供应电压(Vin)转换成为一输出电压(Vout)的直流电压转换器包括一电感储存组件(1)，其连接在一用于该供应电压(Vin)的终端与一经由一第一开关(2)而进行耦接且用于参考电位(Vss)的终端间。该输出电压(Vout)的电容缓冲终端乃会经由一第二开关(3)而连接于该电感储存组件(1)以及该第一开关(2)间，再者，设有一检测器电路(6)，其用于区分该直流电压转换器的一第一以及一第二操作模式，并且具有一施加于其输入侧上且在该电感储存组件(1)以及该第一开关(2)间进行分接的检测器电压(V1)，另外，该检测器电路乃会提供用以区分该直流电压转换器的该第一以及该第二操作模式的一输出信号(S8)。

公开(公告)号：CN1801620B

公开(公告)日：2011-11-16

申请号：CN200510120141.8

申请日：2005-11-07

申请人： 因芬尼昂技术股份公司

发明人： R·罗斯兰德 ,  H·塔迪肯 ,  U·格尔拉赫

IPC分类号： H03K17/693 ,  H01P1/15

CPC分类号： H01L27/088 ,  H01L29/1083 ,  H01L29/1087 ,  H03K17/6871 ,  H03K17/693

摘要： 一种高频开关晶体管(100；200)包括具有衬底掺杂剂浓度的衬底(102)和与该衬底相邻的阻挡区(104)，该阻挡区(104)具有第一导电类型，其中阻挡区掺杂剂浓度比该衬底掺杂剂浓度高。而且，该高频开关晶体管(100；200)包括嵌入在阻挡区中的源区(108)，其包括不同于第一导电类型的第二导电类型，且具有比阻挡区掺杂剂浓度高的源区掺杂剂浓度。另外，该高频开关晶体管(100；200)包括嵌入在阻挡区中的漏区(110)，且设置得偏离源区(108)，其包括第二导电类型且具有比阻挡区掺杂剂浓度高的掺杂剂浓度。而且，该高频开关晶体管(100；200)具有在源区(108)和漏区(110)之间延伸的沟道区(112)，其中沟道区(112)包括阻挡区(104)的子区域。而且，该高频开关晶体管(100；200)具有绝缘区(114)，其覆盖沟道区(112)且其设置在沟道区(112)和栅电极(114)之间。这种高频开关晶体管(100；200)允许开关具有较高高频信号幅度的高频信号，如可由常规的高频开关晶体管开关的。

公开(公告)号：CN1716596B

公开(公告)日：2011-07-06

申请号：CN200510081061.6

申请日：2005-06-29

申请人： 因芬尼昂技术股份公司

发明人： P·佩斯 ,  F·泽恩格

IPC分类号： H01L23/60

CPC分类号： H01L23/60 ,  H01L23/50 ,  H01L24/48 ,  H01L24/49 ,  H01L2224/05553 ,  H01L2224/16 ,  H01L2224/48091 ,  H01L2224/4911 ,  H01L2924/00014 ,  H01L2924/01005 ,  H01L2924/01013 ,  H01L2924/01033 ,  H01L2924/014 ,  H01L2924/10161 ,  H01L2924/14 ,  H01L2924/19105 ,  H01L2924/19107 ,  H01L2924/30107 ,  H01L2924/3011 ,  H01L2224/45099 ,  H01L2224/05599 ,  H01L2924/00

摘要： 一种在一微电子模块中产生一静电放电(electrostaticdischarge，ESD)保护的方法，该微电子模块包含一半导体电路，其包含至少二独立电压供应域，其分别具有至少一电压供应连结衬垫，其与一对应的微电子模块一起揭露。在本案中，在二独立电压供应域的二电压供应连结衬垫间存有一电连结，其在该半导体电路外排定路线，且，举例来说，是藉由一连结线或是一焊接点而实现。

公开(公告)号：CN101286517B

公开(公告)日：2011-04-27

申请号：CN200810100510.0

申请日：2003-10-10

申请人： 因芬尼昂技术股份公司

发明人： R·布雷德洛 ,  J·哈特维奇 ,  C·帕查 ,  W·雷斯纳 ,  T·舒尔滋

IPC分类号： H01L27/12 ,  H01L27/06 ,  H01L27/108 ,  H01L27/115 ,  H01L21/84 ,  H01L21/822 ,  H01L21/8242 ,  H01L21/8247

CPC分类号： H01L29/785 ,  H01L21/845 ,  H01L27/0629 ,  H01L27/108 ,  H01L27/10805 ,  H01L27/10823 ,  H01L27/10826 ,  H01L27/1085 ,  H01L27/10873 ,  H01L27/10876 ,  H01L27/10879 ,  H01L27/1211 ,  H01L27/13 ,  H01L28/60 ,  H01L29/66795

摘要： 本发明提供一集成电路装置(120)的详细说明以及其它细节，所述的集成电路装置包含一晶体管(122)，最好为一所谓的FinFET，以及一电容器(124)。所述的电容器(124)的底部电极于一SOI基板上与所述的晶体管(122)的一沟道区域设置在一起。所述的电路装置(120)可以简单的制造而且具有显著的电子特性。

公开(公告)号：CN1662911B

公开(公告)日：2010-12-08

申请号：CN03814224.4

申请日：2003-06-05

申请人： 因芬尼昂技术股份公司

发明人： O·科德 ,  H·梅兹纳

IPC分类号： G06F17/50

CPC分类号： G06F17/5068

摘要： 本文件叙述了一种方法，其中，规定组件的几何设计(10)的设计数据乃被说明。该设计用于产生经改变的几何设计，例如经由在一区域(100)中的再定位。对该两种设计，评估标准被确认及比较，依据该比较结果，该未经改变设计数据会被保留或以该经改变的设计数据取代。此方法连续进行许多循环以最适化该设计。