发明公开
CN1767048A 锁存时钟生成电路及串并行变换电路
无效 - 驳回
- 专利标题： 锁存时钟生成电路及串并行变换电路
- 专利标题（英）： Latch clock generation circuit and serial-parallel conversion circuit
-
申请号： CN200510099252.5申请日： 2005-09-07
-
公开(公告)号： CN1767048A公开(公告)日： 2006-05-03
- 发明人: 村田勉 , 日置耕作
- 申请人： 三洋电机株式会社
- 申请人地址： 日本国大阪府
- 专利权人： 三洋电机株式会社
- 当前专利权人： 三洋电机株式会社
- 当前专利权人地址： 日本国大阪府
- 代理机构： 中科专利商标代理有限责任公司
- 代理商 李香兰
- 优先权： 2004－285800 2004.09.30 JP
- 主分类号： G11C7/00
- IPC分类号： G11C7/00 ; H03M9/00
摘要：
本发明提供一种抑制了耗电的锁存时钟生成电路及串并行变换电路。锁存信号生成电路(22)具备：EXNOR元件(24)、NOR元件(26)及D－FF(28)，EXNOR元件(24)及NOR元件(26)根据控制信号Xn－1和反馈信号Xn－1的组合，控制锁存信号LCKn的电平。D－FF(28)接受锁存信号的反相信号，在锁存信号为低电平的定时内将Xn输出到EXNOR元件(24)及下一级的锁存信号生成电路(22)的EXNOR元件(24)。