-
公开(公告)号：CN118447885A
公开(公告)日：2024-08-06
申请号：CN202410513195.3
申请日：2024-04-26
申请人： 重庆安派芯成微电子有限公司
摘要： 本发明一种POLY EFUSE读写单元，所述读写单元包括烧录器件以及与所述烧录器件连接的编程MOS晶体管，所述烧录器件连接电源，所述读写单元还配置有第二MOS晶体管、第三MOS晶体管、烧录电位偏置支路、第一反相器、第二反相器、与非门、与门。本发明实施例中在烧录器件和编程MOS晶体管组成的基本的读写单元的基础上，运用第二MOS晶体管、第二反相器和与非门构成的烧录支路可以对烧录器件进行正常烧录(写操作)，采用第二MOS晶体管、第三MOS晶体管、烧录电位偏置支路以及与门构成电路可以进行预烧录和可读功能的扩展，使得本发明提供的读写单元可以很好适配修调精度高的烧录芯片需求，以及提高芯片烧录成功率。
-
公开(公告)号：CN109643564B
公开(公告)日：2023-04-07
申请号：CN201780030450.7
申请日：2017-04-23
摘要： 本发明公开了一种提供单独的存储器单元读取、写入和擦除的存储器设备。在以行和列布置的存储器单元的阵列中，每列存储器单元包括列位线、用于偶数行单元的第一列控制栅极线和用于奇数行单元的第二列控制栅极线。每行存储器单元包括行源极线。在另一个实施方案中，每列存储器单元包括列位线和列源极线。每行存储器单元包括行控制栅极线。在另一个实施方案中，每列存储器单元包括列位线和列擦除栅极线。每行存储器单元包括行源极线、行控制栅极线和行选择栅极线。
-
公开(公告)号：CN114930454A
公开(公告)日：2022-08-19
申请号：CN202180007793.8
申请日：2021-02-17
申请人： 国际商业机器公司
摘要： 一种装置，包括模拟相变存储器阵列，该模拟相变存储器阵列包括通过第一线和第二线可寻址和可访问的单元的阵列。该装置包含耦合到第一线中的一个或多个的(一个或多个)设备。该(一个或多个)设备能够耦合到一个或多个第一线或从一个或多个第一线解耦合，以补偿一个或多个第一线中的单元中的至少一个的电阻的相变存储器电阻漂移。该装置还可以包括控制电路，该控制电路被配置为使用第一线和第二线通过该(一个或多个)设备向相变存储器阵列中的多个单独的相变存储器电阻器每个时段顺序地发送一次相同的设置脉冲。
-
公开(公告)号：CN111406282B
公开(公告)日：2022-06-07
申请号：CN201880076748.6
申请日：2018-04-23
申请人： 华为技术有限公司
IPC分类号： G11C7/00
摘要： 一种存储器控制电路(400)，涉及数字电路领域，用于读写非易失性存储器(160)中的数据，包括同或电路(420)和读写控制电路(440)。同或电路(420)用于对多个数据块做按位同或运算并产生冗余数据块，读写控制电路(440)用于将多个数据块和冗余数据块写入非易失性存储器(160)，以及从非易失性存储器(160)中读取多个数据块，其中多个数据块和冗余数据块存储于一个存储单元中。其中，非易失性存储器(160)包括多个存储单元，每个存储单元的容量为n比特且具有2n个存储状态，多个数据块的个数为n‑1个，n为大于等于2的整数。由于每个存储单元中只有2n‑1个存储状态用于保存数据，因此存储状态对应的阈值电压的差值变为原来的两倍左右，使得存储状态的重叠程度下降，减小存储器控制电路(400)读出错误数据的几率。
-
公开(公告)号：CN113031900A
公开(公告)日：2021-06-25
申请号：CN201911248708.8
申请日：2019-12-09
申请人： 上海航空电器有限公司
摘要： 本发明公开基于语音播报技术的飞机座舱导光板输入控件检测装置，用于检测飞机座舱导光板输入控件的工作状态，包含有，语音数据存储单元，其内置有语音数据库，所述语音数据库包含有多组语音数据，每组所述语音数据均具有输入控件的名称及其对应的语音信息；语音播报单元；待测输入控件；以及，检测装置本体，其具有语音数据读取单元、输入控件功能数据处理单元及语音声音信号D/A单元。本发明的有益效果在于：在减少硬件成本基础上，通过听觉换视觉的方式，降低了产品检测的复杂程度，提高了检测人员的效率，最主要是降低了视觉疲劳及出错率。
-
-
公开(公告)号：CN111489773A
公开(公告)日：2020-08-04
申请号：CN201910087625.9
申请日：2019-01-29
申请人： 合肥格易集成电路有限公司 , 北京兆易创新科技股份有限公司
IPC分类号： G11C7/00
摘要： 本发明提供了一种读取数据的电路、非易失存储器以及读取电路的方法。所述电路应用于非易失存储器，所述非易失存储器包括存储单元，所述电路包括：灵敏放大器、锁存器、锁存器管理模块、逻辑电路、以及数据输出模块，所述灵敏放大器的个数和所述锁存器的个数分别是所述数据输出模块输出的数据个数的整偶数倍，所述逻辑电路与所述存储单元的位线和所述灵敏放大器分别连接，所述灵敏放大器与所述逻辑电路和所述锁存器分别连接，所述锁存器与所述灵敏放大器和所述锁存器管理模块分别连接，所述锁存器管理模块与所述锁存器和所述数据输出模块分别连接，所述数据输出模块与所述锁存器管理模块连接。
-
-
公开(公告)号：CN105340015B
公开(公告)日：2018-01-19
申请号：CN201480034689.8
申请日：2014-06-05
申请人： 美光科技公司
发明人： 埃尔南·A·卡斯特罗 , 凯丽·迪安·泰德罗 , 杰克·镇浩·吴
CPC分类号： G06F13/1605 , G06F3/0604 , G06F3/0635 , G06F3/0683 , G06F12/0653 , G06F13/1668 , G06F13/4022 , G06F2212/1008 , G06F2212/1041 , G11C5/025 , G11C8/10 , G11C8/12 , G11C13/0023 , G11C13/0033 , G11C2213/71
摘要： 在一个实施例中，公开了一种例如存储器装置的设备。所述设备包含多个存储器拼片和选择电路。每一存储器拼片具有在多个数字线导体与多个存取线导体的交叉点处的存储组件阵列。所述选择电路包含线路驱动器，其基于到存储器拼片的存储组件的对应数字线导体和对应存取线导体来选择所述存储组件。所述选择电路可以先用连续方式选择存储器拼片的两个或更多个存储组件，然后选择不同存储器拼片的所述存储组件。
-
公开(公告)号：CN103928042B
公开(公告)日：2017-06-13
申请号：CN201410018267.3
申请日：2014-01-15
申请人： 旺宏电子股份有限公司
CPC分类号： G11C16/10 , G11C11/5628 , G11C16/0483 , G11C16/3459 , G11C2211/5621 , G11C2216/14 , H01L27/11551 , H01L27/11578
摘要： 本发明公开了一种操作多位存储单元的方法，该方法对具有多位的存储单元的存储器，一次施加一个单脉冲序列或于单通道内。例如，利用具有对多目标编程位阶的编程验证步骤的一递增脉冲编程序列，对多个具有多位的存储单元进行编程。通过这些技术，所需的编程脉冲的数量，以及编程数据所需花费的时间均可减少。连带的，编程的速度可获得改善，且干扰的情形也将改善。针对不同类型的存储单元、存储器架构、编程速度与数据储存密度，可搭配各种单通道多位阶编程的操作。
-
-
-
-
-
-
-
-
-
搜索结果
1886 条记录 (耗时 0.019 秒)
