发明授权
EP0485303B1 Process for fabricating an integrated circuit by a repetition of exposure of a semiconductor pattern
失效
由半导体图案Wiederholbelichtung制造集成电路的方法
- 专利标题: Process for fabricating an integrated circuit by a repetition of exposure of a semiconductor pattern
- 专利标题(中): 由半导体图案Wiederholbelichtung制造集成电路的方法
-
申请号: EP91403020.0申请日: 1991-11-08
-
公开(公告)号: EP0485303B1公开(公告)日: 1999-04-21
- 发明人: Ema, Taiji , Shirai, Hisatsugu , Kobayashi, Katsuyoshi , Taguchi, Masao
- 申请人: FUJITSU LIMITED
- 申请人地址: 1015, Kamikodanaka, Nakahara-ku Kawasaki-shi, Kanagawa 211 JP
- 专利权人: FUJITSU LIMITED
- 当前专利权人: FUJITSU LIMITED
- 当前专利权人地址: 1015, Kamikodanaka, Nakahara-ku Kawasaki-shi, Kanagawa 211 JP
- 代理机构: Joly, Jean-Jacques
- 优先权: JP304697/90 19901109
- 主分类号: G03F7/20
- IPC分类号: G03F7/20 ; H01L21/027 ; H01L21/82
公开/授权文献
信息查询
IPC分类: