利索-全球专利检索

  1. 登录
  2. 注册
发明公开
EP0549623A1 DYNAMISCHER HALBLEITERSPEICHER MIT LOKALEN UND HINSICHTLICH IHRER ANSTEUERFUNKTION OPTIMIERTEN LESEVERSTÄRKER-TREIBERSCHALTUNGEN 失效
带有局部和就其控制功能优化检测放大器驱动电路的动态半导体存储器。

  • 专利标题： DYNAMISCHER HALBLEITERSPEICHER MIT LOKALEN UND HINSICHTLICH IHRER ANSTEUERFUNKTION OPTIMIERTEN LESEVERSTÄRKER-TREIBERSCHALTUNGEN
  • 专利标题（英）： Dynamic semiconductor memory with local read amplifier drive circuit with optimised control function.
  • 专利标题（中）： 带有局部和就其控制功能优化检测放大器驱动电路的动态半导体存储器。
  • 申请号： EP91915681.0
    申请日： 1991-09-02
  • 公开(公告)号： EP0549623A1
    公开(公告)日： 1993-07-07
  • 发明人: GEIB, Heribert
  • 申请人： SIEMENS AKTIENGESELLSCHAFT
  • 申请人地址： Wittelsbacherplatz 2 D-80333 München DE
  • 专利权人： SIEMENS AKTIENGESELLSCHAFT
  • 当前专利权人： SIEMENS AKTIENGESELLSCHAFT
  • 当前专利权人地址： Wittelsbacherplatz 2 D-80333 München DE
  • 优先权： DE19904029856 19900920
  • 国际公布： WO1992005557 19920402
  • 主分类号： G11C11
  • IPC分类号： G11C11
DYNAMISCHER HALBLEITERSPEICHER MIT LOKALEN UND HINSICHTLICH IHRER ANSTEUERFUNKTION OPTIMIERTEN LESEVERSTÄRKER-TREIBERSCHALTUNGEN
摘要：
L'invention concerne une mémoire dynamique à semi-conducteurs comportant au moins un bloc de lignes de mots (WLB), chaque bloc de lignes de mots étant constitué d'un grand nombre de blocs de lignes de bits (TB, TB' ...), mémoire qui possède, pour chaque bloc de lignes de bits, un circuit d'attaque local SAN (LTN) et également, le cas échéant, un circuit d'attaque local SAP (LTP) pour commander les amplificateurs de lecture (LV) appartenant à ce bloc de lignes de bits (TB), pour éviter des chutes de tension perturbatrices sur les lignes de circuits d'attaque de grande longueur, et qui possède également, pour obtenir une fonction de commande optimisée, des circuits d'attaque locaux SAN à plusieurs étages (LTN) ou des circuits d'attaque SAP (LTP), dont les transistors présentent normalement des largeurs de canaux différentes.
摘要（英）：

The invention relates to a semiconductor dynamic memory comprising at least one block of word lines (WLB), each block of word lines being composed of a large number of blocks of bit lines (TB, TB '.. .), which has memory for each bit line block, a local attack SAN circuit (LTN) and also, if appropriate, a local SAP driver (LTP) to control the read amplifiers (LV ) belonging to this block of bit lines (TB), to avoid interference voltage drops on the lines of attack of great length circuits, and also has, for a function of optimized control, drive circuits local SAN multistage (LTN) or SAP drivers (LTP), whose transistors normally have different channel widths.

公开/授权文献
信息查询
Global Dossier Espacenet
0/0