发明公开
- 专利标题： Method with improved controllability of a buried layer
- 专利标题（中）： 具有改进的掩埋层的方法，可控
-
申请号： EP99104721.8申请日： 1999-03-10
-
公开(公告)号： EP0948043A3公开(公告)日： 2000-02-09
- 发明人: Bergner, Wolfgang , Alsmeier, Johann
- 申请人： SIEMENS AKTIENGESELLSCHAFT
- 申请人地址： Wittelsbacherplatz 2 80333 München DE
- 专利权人： SIEMENS AKTIENGESELLSCHAFT
- 当前专利权人： SIEMENS AKTIENGESELLSCHAFT
- 当前专利权人地址： Wittelsbacherplatz 2 80333 München DE
- 代理机构： Patentanwälte Westphal, Mussgnug & Partner
- 优先权： US52683 19980331
- 主分类号： H01L21/8242
- IPC分类号： H01L21/8242 ; H01L21/74
摘要：
Reduced variations in buried layer across the chip is provided. The reduction in variation is achieved by defining the top surface of the buried layer and then the lower surface of the buried layer. This results in improved control buried strap variations, thereby improving performance of the IC.
公开/授权文献
- EP0948043B1 Method with improved controllability of a buried layer 公开/授权日：2003-08-13
信息查询
IPC分类:
