Procede pour contraindre simultanement en tension et en compression les canaux de transistors nmos et pmos respectivement

发明公开

EP2148373A3 Procede pour contraindre simultanement en tension et en compression les canaux de transistors nmos et pmos respectivement 有权

标题翻译：一种用于在所述NMOS和PMOS晶体管的拉伸和压缩每个同时位移过程

请登陆查看更多内容

专利标题： Procede pour contraindre simultanement en tension et en compression les canaux de transistors nmos et pmos respectivement
专利标题（英）： Method for applying simultaneous tensile and compressive stress to NMOS and PMOS transistor channels respectively
专利标题（中）： 一种用于在所述NMOS和PMOS晶体管的拉伸和压缩每个同时位移过程
申请号： EP09165568.8

申请日： 2009-07-15
公开(公告)号： EP2148373A3

公开(公告)日： 2013-06-12
发明人: Lamrani, Younes , Barbe, Jean-Charles , Kostrzewa, Marek
申请人： Commissariat à l'Énergie Atomique et aux Énergies Alternatives
申请人地址： Bâtiment "Le Ponant D" 25, rue Leblanc 75015 Paris FR
专利权人： Commissariat à l'Énergie Atomique et aux Énergies Alternatives
当前专利权人： Commissariat à l'Énergie Atomique et aux Énergies Alternatives
当前专利权人地址： Bâtiment "Le Ponant D" 25, rue Leblanc 75015 Paris FR
代理机构： Ilgart, Jean-Christophe
优先权： FR0854946 20080721
主分类号： H01L29/10
IPC分类号： H01L29/10 ; H01L21/8238

Procede pour contraindre simultanement en tension et en compression les canaux de transistors nmos et pmos respectivement

摘要：

Procédé de réalisation d'un dispositif microélectronique comportant, sur un même support : au moins une zone semi-conductrice contrainte selon une première contrainte, et au moins une zone semi-conductrice contrainte selon une deuxième contrainte, différente de la première contrainte, comportant : la réalisation de zones semi-conductrices (108 1 , 109 1 ) au dessus d'une couche précontrainte (102 2 ), puis de tranchées (110, 120, 130, 140) traversant l'épaisseur de la couche précontrainte, les dimensions et l'agencement des zones semi-conductrices en fonction de l'agencement et des dimensions des tranchées, étant de manière à obtenir des zones semi-conductrices ayant une contrainte du même type que celui de la couche précontrainte et des zones semi-conductrices ayant une contrainte d'un type différent de celui de la couche précontrainte.

摘要（英）：

A method of producing a microelectronic device comprising, on the same support: at least one semiconductor region constraint according to a first constraint, and at least one semiconductor region constraint according to a second strain different from the first constraint, comprising: the realization of semiconductor regions (108 _1, 109 ₁₎ above a prestress layer (102 ₂₎ and trenches (110, 120, 130, 140) passing through the thickness of the prestress layer, the dimensions and the arrangement of semiconductor regions according to the arrangement and dimensions of the trenches, being such as to obtain semiconductor regions having a stress of the same type as that of the prestressed layer and the semiconductor regions having a constraint of a different type from that of the prestressed layer.

公开/授权文献

EP2148373B1 Procédé pour contraindre simultanément en tension et en compression les canaux de transistors NMOS et PMOS respectivement 公开/授权日：2015-11-11

信息查询

Global Dossier Espacenet

IPC分类:

H	电学
H01	基本电气元件
H01L	半导体器件；其他类目中不包括的电固体器件（使用半导体器件的测量入G01；一般电阻器入H01C；磁体、电感器、变压器入H01F；一般电容器入H01G；电解型器件入H01G9/00；电池组、蓄电池入H01M；波导管、谐振器或波导型线路入H01P；线路连接器、汇流器入H01R；受激发射器件入H01S；机电谐振器入H03H；扬声器、送话器、留声机拾音器或类似的声机电传感器入H04R；一般电光源入H05B；印刷电路、混合电路、电设备的外壳或结构零部件、电气元件的组件的制造入H05K；在具有特殊应用的电路中使用的半导体器件见应用相关的小类）
H01L29/00	专门适用于整流、放大、振荡或切换，并具有至少一个电位跃变势垒或表面势垒的半导体器件；具有至少一个电位跃变势垒或表面势垒，例如PN结耗尽层或载流子集结层的电容器或电阻器；半导体本体或其电极的零部件（H01L31/00至H01L47/00，H01L51/05优先；除半导体或其电极之外的零部件入H01L23/00；由在一个共用衬底内或其上形成的多个固态组件组成的器件入H01L27/00）
H01L29/02	.按其半导体本体的特征区分的
H01L29/06	..按其形状区分的；按各半导体区域的形状、相对尺寸或配置区分的
H01L29/10	...具有连接到1个不通有待整流、放大或切换的电流的电极上去的半导体区域的；并且这样的电极又是包含3个或更多个电极的半导体器件的组成部分的