Invention Patent
- Patent Title: 電晶體元件及其形成方法
- Patent Title (English): Transistor device and methods for forming the same
- Patent Title (中): 晶体管组件及其形成方法
-
Application No.: TW103146209Application Date: 2014-12-30
-
Publication No.: TW201543578APublication Date: 2015-11-16
- Inventor: 蕭茹雄 , HSIAO, RU SHANG , 王琳松 , WANG, LING SUNG , 黃智睦 , HUANG, CHIH MU , 詹晴堯 , CHAN, CING YAO , 王駿穎 , WANG, CHUN YING , 王仁磐 , WANG, JEN PAN
- Applicant: 台灣積體電路製造股份有限公司 , TAIWAN SEMICONDUCTOR MANUFACTURING CO., LTD.
- Applicant Address: 新竹市
- Assignee: 台灣積體電路製造股份有限公司,TAIWAN SEMICONDUCTOR MANUFACTURING CO., LTD.
- Current Assignee: 台灣積體電路製造股份有限公司,TAIWAN SEMICONDUCTOR MANUFACTURING CO., LTD.
- Current Assignee Address: 新竹市
- Agent 洪澄文; 顏錦順
- Priority: 14/205,911 20140312
- Main IPC: H01L21/336
- IPC: H01L21/336 ; H01L29/78 ; H01L21/22
Abstract:
本揭示為有關於形成電晶體元件的方法及相關設備,電晶體元件具有包含夾層式薄膜疊層的通道區,夾層式薄膜疊層具有改善元件效能的複數個不同層。在一些實施例中,此方法透過選擇性地蝕刻半導體基底以沿著半導體基底的上表面形成凹口實施。夾層式薄膜疊層具有複數個嵌入層形成於凹口內,這些嵌入層的至少兩層包含不同的材料,以改善電晶體元件不同方面的效能。閘極結構形成於夾層式薄膜疊層上,閘極結構控制具有夾層式薄膜疊層之通道區內的電荷載子的流動,夾層式薄膜疊層橫向地設置於半導體基底內的源極區與汲極區之間。
Public/Granted literature
- TWI540651B 電晶體元件及其形成方法 Public/Granted day:2016-07-01
Information query
IPC分类: