Invention Patent
- Patent Title: 以薄膜黏附晶粒從而降低晶粒承受之應力的封裝結構
- Patent Title (English): PACKAGE WITH A FILM ADHERED ON A DIE FOR REDUCING STRESS BORNE BY THE DIE
- Patent Title (中): 以薄膜黏附晶粒从而降低晶粒承受之应力的封装结构
-
Application No.: TW106114580Application Date: 2017-05-03
-
Publication No.: TW201836086APublication Date: 2018-10-01
- Inventor: 范文正 , FAN, WEN-JENG
- Applicant: 力成科技股份有限公司 , POWERTECH TECHNOLOGY INC.
- Applicant Address: 新竹縣
- Assignee: 力成科技股份有限公司,POWERTECH TECHNOLOGY INC.
- Current Assignee: 力成科技股份有限公司,POWERTECH TECHNOLOGY INC.
- Current Assignee Address: 新竹縣
- Agent 吳豐任; 李俊陞; 戴俊彥
- Priority: 15/393,225 20161228
- Main IPC: H01L23/28
- IPC: H01L23/28 ; H01L23/29
Abstract:
一種封裝結構,包含一第一晶粒、一第一薄膜、一第二晶粒、一第二薄膜、一導電凸塊及一封膠層。該第一晶粒可包含一第一面、一第二面、及一導電腳位,形成於該第一晶粒之該第二面。該第一薄膜係耦接於該第一晶粒之該第一面,以減低該第一晶粒承受之應力。該第二晶粒可包含一第一面、一第二面及一導電腳位,形成於該第二晶粒之該第一面。該第二薄膜係耦接於該第二晶粒之該第二面。該導電凸塊可設置於該第一晶粒之該導電腳位及該第二晶粒之該導電腳位之間。該封膠層係形成以包覆該第一晶粒、該第一薄膜、該第二晶粒、該第二薄膜及該導電凸塊。
Information query
IPC分类: