发明授权
US5396442A Multiplication circuit for multiplying analog inputs by digital inputs
失效
乘法电路，用于通过数字输入将模拟输入相乘
- 专利标题： Multiplication circuit for multiplying analog inputs by digital inputs
- 专利标题（中）： 乘法电路，用于通过数字输入将模拟输入相乘
-
申请号： US137738申请日： 1993-10-19
-
公开(公告)号： US5396442A公开(公告)日： 1995-03-07
- 发明人: Guoliang Shou , Weikang Yang , Sunao Takatori , Makoto Yamamoto
- 申请人： Guoliang Shou , Weikang Yang , Sunao Takatori , Makoto Yamamoto
- 申请人地址： JPX Tokyo
- 专利权人： Yozan Inc.
- 当前专利权人： Yozan Inc.
- 当前专利权人地址： JPX Tokyo
- 主分类号： G06J1/00
- IPC分类号： G06J1/00 ; H03M1/80
摘要：
A multiplication circuit for multiplying an analog input by a digital input. The digital input has a plurality of bits. The circuit has a circuit input terminal for receiving the analog input and a circuit output terminal for outputting the results of multiplication of the analog input by the digital input. The circuit also has a plurality of capacitances and a plurality of switching devices.
公开/授权文献
信息查询
