发明授权
- 专利标题： Dual bus memory burst architecture
- 专利标题（中）： 双总线内存突发架构
-
申请号： US11142114申请日： 2005-06-01
-
公开(公告)号： US07164607B2公开(公告)日： 2007-01-16
- 发明人: Girolamo Gallo , Giuliano Gennaro Imondi , Giovanni Naso , Tommaso Vali
- 申请人： Girolamo Gallo , Giuliano Gennaro Imondi , Giovanni Naso , Tommaso Vali
- 申请人地址： US ID Boise
- 专利权人： Micron Technology, Inc.
- 当前专利权人： Micron Technology, Inc.
- 当前专利权人地址： US ID Boise
- 代理机构： Leffert Jay & Polglaze, P.A.
- 优先权： ITRM02A0369 20020709
- 主分类号： G11C7/10
- IPC分类号： G11C7/10
摘要：
Methods and apparatus for a memory device including a burst architecture employ a double bus architecture that is multiplexed onto an output bus. The resulting architecture effectively facilitates doubling throughput without increasing memory device latency.
公开/授权文献
- US20050207233A1 Dual bus memory burst architecture 公开/授权日：2005-09-22
信息查询
