半導体基板１００と、半導体基板１００内に形成され、かつ互いに直交する第１及び第２の方向にそれぞれ延在する第１及び第２のソース領域１０４、１０９とを有する半導体メモリ。第１及び第２のソース領域はそれぞれ拡散領域であって、交差する部分で電気的に接続されている。また半導体メモリは、第２のソース領域１０９と同一方向に延在するビットライン１０８と、第２のソース領域１０９上に形成されたソースライン１１５とを有し、ソースライン１１５と第２のソース領域１０９とのコンタクトと、ビットライン１０８と半導体基板１００内に形成されたドレイン領域とのコンタクトとは直線状に配置されている。