Die Erfindung betrifft ein Verfahren zur Erkennung von Fehlern oder Fehlfunktionen an elektrischen oder elektronischen Bauteilen (3) von gleich aufgebauten Schaltungsanordnungen (1), wobei sich jede der Schaltungsanordnungen (1) auf einer Leiterplatte befindet und wobei mehrere Leiterplatten (3) mit jeweils einer gleich aufgebauten Schaltungsanordnung (1) aneinander angrenzend auf einem Leiterplattennutzen (4) vorgesehen sind, wobei das Verfahren die folgenden Verfahrensschritte aufweist: Jede der Leiterplatten (3) des Leiterplattennutzens (4) wird mit elektrischen oder elektronischen Bauteilen (2) entsprechend der Schaltungsanordnung (1) bestückt; Von jedem der für den Aufbau der Schaltungsanordnungen (1) verwendeten analogen elektrischen oder elektronischen Bauteile (2) wird jeweils ein entsprechendes Prüfbauteil (5) in einem Randbereich (6) des Leiterplattennutzens (4) bestückt; Die in den Randbereich (6) des Leiterplattennutzens (4) bestückten analogen elektrischen oder elektronischen Prüfbauteile (5) werden mit Testpunkten (7) versehen; Der korrekte Funktionswert und/oder die korrekte Polung der mit Testpunkten (7) versehenen und sich im Randbereich (6) des Leiterplattennutzens (4) befindlichen analogen elektrischen oder elektronischen Prüfbauteile (5) werden/wird überprüft.