半导体存储器器件中的位线感测放大器的布局结构

    公开(公告)号:CN109935259B

    公开(公告)日:2023-11-07

    申请号:CN201811213200.X

    申请日:2018-10-17

    发明人: 元福渊 权赫准

    IPC分类号: G11C11/4097

    摘要: 半导体存储器器件中的位线感测放大器的布局结构包括:第一位线感测放大器,其连接到第一位线和第一互补位线,并且是经由第一控制线和第二控制线来控制的。第一控制线连接到第一位线感测放大器的第一节点,第二控制线连接到第一位线感测放大器的第二节点,第一位线感测放大器包括至少一对晶体管,该至少一对晶体管被配置为共享与第一节点相对应的第一有源区域和与第二节点相对应的第二有源区域中的任何一个有源区域。

    操作用户设备的方法和用户设备
    3.
    发明公开

    公开(公告)号:CN115955734A

    公开(公告)日:2023-04-11

    申请号:CN202211046042.X

    申请日:2022-08-30

    IPC分类号: H04W88/02 G06N3/045 G06N3/084

    摘要: 提供操作用户设备的方法和用户设备。在一些实施例中,所述方法包括:通过第一神经网络接收第一状态和第一状态转换,第一状态包括:用于多个可用活动端口的一个或多个标识符,以及两个或更多个电路元件之间的一组可用连接,所述两个或更多个电路元件中的每个是以下项中的一个:(1)第一电路类型,(2)第二电路类型,第二电路类型将第一电路类型的电路元件可操作地连接到所述多个可用活动端口中的一个,以及(3)所述多个可用活动端口;以及通过第一神经网络针对第一状态转换生成第一估计质量值。

    电子装置
    4.
    发明公开
    电子装置 审中-实审

    公开(公告)号:CN115208720A

    公开(公告)日:2022-10-18

    申请号:CN202210378287.6

    申请日:2022-04-12

    IPC分类号: H04L25/02

    摘要: 公开了一种包括处理器和存储器的电子装置,其中,所述处理器被配置为:对发送解调参考信号所处的所有资源元素(RE)处的信道估计执行频率插值,对从所述频率插值获得的频域插值的信道执行时间插值,以及基于频域中的RE处和时域中的RE处的信道估计来计算增强的信道估计,其中,所述信道估计是从所述时间插值输出的。

    用于提前终止迭代检测和解码的方法和系统

    公开(公告)号:CN117917858A

    公开(公告)日:2024-04-23

    申请号:CN202311027856.3

    申请日:2023-08-15

    IPC分类号: H03M13/01

    摘要: 公开了一种用于提前终止迭代检测和解码的方法和系统公开了一种用于在迭代检测和解码(IDD)过程期间确定提前终止的系统和方法。该方法可以包括:在IDD过程期间计算一个或多个循环冗余校验(CRC)的一个或多个对数似然比(LLR),以及确定LLR中的至少一个预测CRC校验失败,并且作为响应,终止IDD过程。

    用于参数配置的盲检测的系统和方法

    公开(公告)号:CN108270642B

    公开(公告)日:2023-04-07

    申请号:CN201711248070.9

    申请日:2017-11-27

    IPC分类号: H04L43/00 H04L41/0803

    摘要: 一种用于参数配置的盲检测的系统和方法。描述了一种用于对接收到的信号的参数配置进行盲检测的方法、系统、设备和制造该设备的方法,在一方面,提供了一种用于用户设备(UE)对接收到的信号的参数配置进行盲检测的方法。所述方法包括:基于子载波间隔(SCS)的多个假设在时域中使所述接收到的信号中的循环前缀(CP)信号相关;基于SCS的所述多个假设在频域中测量所述接收到的信号的功率变化;并且对时域中的所述CP信号的相关性和频域中的测量的功率变化的加权结果进行组合,以确定针对所述多个假设的SCS的相应假设的所述接收到的信号的参数配置。

    半导体器件
    9.
    发明公开
    半导体器件 审中-实审

    公开(公告)号:CN114093873A

    公开(公告)日:2022-02-25

    申请号:CN202110798174.7

    申请日:2021-07-14

    摘要: 提供了一种半导体存储元件。所述半导体存储元件包括:衬底,包括存储单元区和外围电路区;有源区,位于所述存储单元区中;栅图案,掩埋在所述有源区中;导线,设置在所述栅图案上;第一区,包括设置在所述外围电路区中的多个外围元件;虚设图案,掩埋在所述外围电路区中;以及第二区,包括所述虚设图案并且不与所述第一区重叠。

    具有偏移消除的读出放大器和存储器装置

    公开(公告)号:CN111292783B

    公开(公告)日:2021-03-23

    申请号:CN202010048328.6

    申请日:2017-10-23

    摘要: 本申请提供一种存储器装置和读出放大器,读出放大器包括读出放大单元、第一隔离单元和第二隔离单元以及第一偏移消除单元和第二偏移消除单元。读出放大单元包括第一P型金属氧化物半导体(PMOS)晶体管、第二PMOS晶体管、第一N型金属氧化物半导体(NMOS)晶体管和第二NMOS晶体管。在读出放大器的布局中,第一PMOS晶体管和第二PMOS晶体管设置在读出放大器的中部区域,第一NMOS晶体管和第二NMOS晶体管设置在读出放大器的彼此相对侧,第一隔离单元和第一偏移消除单元设置在第一PMOS晶体管和第一NMOS晶体管之间,并且第二隔离单元和第二偏移消除单元设置在第二PMOS晶体管和第二NMOS晶体管之间。在其他布局中,可以掉换PMOS晶体管和NMOS晶体管的位置。