-
公开(公告)号：CN104769840A
公开(公告)日：2015-07-08
申请号：CN201280076909.4
申请日：2012-11-09
Applicant: 三菱电机株式会社
IPC: H03F1/22
CPC classification number: H03F1/223 , H01L23/4824 , H01L23/5223 , H01L27/0207 , H01L27/0629 , H01L27/088 , H01L2924/0002 , H03F3/193 , H03F3/21 , H03F2200/222 , H03F2200/315 , H03F2200/387 , H03F2200/451 , H03F2200/75 , H01L2924/00
Abstract: 多个源极接地晶体管(3)相互并联连接，多个栅极接地晶体管(4)相互并联连接。多个栅极接地晶体管(4)的源极(4s)分别与多个源极接地晶体管(3)的漏极(3d)连接。多个接地焊盘(5)与多个源极接地晶体管(3)的源极(3s)连接。多个接地电容(6)连接在多个栅极接地晶体管(4)的栅极(4g)和接地焊盘(5)之间。在接地焊盘(5)与多个栅极接地晶体管(4)之间交替配置有多个源极接地晶体管(3)和多个接地电容(6)。
-
公开(公告)号：CN103812455A
公开(公告)日：2014-05-21
申请号：CN201310550356.8
申请日：2013-11-08
Applicant: 三菱电机株式会社
CPC classification number: H03F1/223
Abstract: 本发明涉及共阴共栅放大器，获得能够抑制起因于布线电阻的输出功率的降低的共阴共栅放大器。晶体管Tr1a~Tr1f分别共阴共栅连接于晶体管Tr2a~Tr2f。布线（Wg1）依次连接于晶体管（Tr1a~Tr1f）的栅极。并联连接的布线（Wg2、Wg3）依次连接于晶体管（Tr2a~Tr2f）的栅极。电容（C1）连接在布线（Wg2）的一端与接地点之间。
-
公开(公告)号：CN107026623B
公开(公告)日：2020-08-07
申请号：CN201710024873.X
申请日：2017-01-13
Applicant: 三菱电机株式会社
Abstract: 得到即使在多个FET单元并联连接的情况下也能抑制热失控的功率放大器。多个FET单元(3a、3b、3c)相互并联连接。电阻(4a、4b、4c)各自对应地连接于FET单元(3a、3b、3c)的栅极端子和接地端子间。电阻(5a、5b、5c)一端与FET单元(3a、3b、3c)的栅极端子分别连接，另一端相互连接。电容(6a、6b、6c)与电阻(5a、5b、5c)分别并联连接。电阻(7)连接于电阻(5a、5b、5c)的另一端的连接点和电源端子(8)之间。电阻(4a、4b、4c)具有比电阻(5a、5b、5c)及电阻(7)大的电阻温度系数，配置为比电阻(7)更接近所对应的FET单元(3a、3b、3c)。
-
公开(公告)号：CN107026623A
公开(公告)日：2017-08-08
申请号：CN201710024873.X
申请日：2017-01-13
Applicant: 三菱电机株式会社
Abstract: 得到即使在多个FET单元并联连接的情况下也能抑制热失控的功率放大器。多个FET单元(3a、3b、3c)相互并联连接。电阻(4a、4b、4c)各自对应地连接于FET单元(3a、3b、3c)的栅极端子和接地端子间。电阻(5a、5b、5c)一端与FET单元(3a、3b、3c)的栅极端子分别连接，另一端相互连接。电容(6a、6b、6c)与电阻(5a、5b、5c)分别并联连接。电阻(7)连接于电阻(5a、5b、5c)的另一端的连接点和电源端子(8)之间。电阻(4a、4b、4c)具有比电阻(5a、5b、5c)及电阻(7)大的电阻温度系数，配置为比电阻(7)更接近所对应的FET单元(3a、3b、3c)。
-
公开(公告)号：CN103636121A
公开(公告)日：2014-03-12
申请号：CN201280031516.1
申请日：2012-08-24
Applicant: 三菱电机株式会社
CPC classification number: H03F3/24 , H03F1/0233 , H03F1/0261 , H03F1/0272 , H03F1/3247 , H03F1/52 , H03F1/56 , H03F3/189 , H03F2200/387 , H03F2200/408 , H03F2200/411 , H04B1/0458
Abstract: 设置阻抗检测器10，根据由功率放大器2输出的高频信号和由天线7反射的高频信号，来检测从功率放大器2观察天线7侧时的阻抗，控制电路11判别由阻抗检测器10检测到的阻抗是否属于特定区域，在该阻抗属于特定区域时，控制功率放大器2的偏置条件或可变匹配电路5的阻抗的至少一方。
-
Patent Agency Ranking
公开(公告)号：CN118872200A
公开(公告)日：2024-10-29
申请号：CN202280077559.7
申请日：2022-03-28
Applicant: 三菱电机株式会社
Inventor： 嘉藤胜也
Abstract: 本公开的多赫蒂放大器具备：输入端子；输出端子；第一主晶体管，其设置于将所述输入端子与所述输出端子连接的第一信号路径；第二主晶体管，其设置于所述第一信号路径中的比所述第一主晶体管靠所述输出端子侧的位置；第一峰值晶体管，其设置于将所述输入端子与所述输出端子连接的第二信号路径；和第二峰值晶体管，其设置于所述第二信号路径中的比所述第一峰值晶体管靠所述输出端子侧的位置，所述第一峰值晶体管和所述第二峰值晶体管中的一方以及所述第一主晶体管形成于第一半导体芯片，所述第一峰值晶体管和所述第二峰值晶体管中的另一方以及所述第二主晶体管形成于第二半导体芯片。
-
公开(公告)号：CN112534712A
公开(公告)日：2021-03-19
申请号：CN201880095097.5
申请日：2018-08-20
Applicant: 三菱电机株式会社
Inventor： 嘉藤胜也
IPC: H03F1/07
Abstract: 本发明的封装(1)具有相互邻接的第1和第2输入端子(2、3)、与相互邻接的第1和第2输出端子(4、5)。在封装(1)的内部且在第1输入端子(2)与第1输出端子(4)之间依次连接有第1输入匹配电路(6)、第1延迟电路(7)、第2输入匹配电路(8)、第1放大器(9)以及第1输出匹配电路(10)。在封装(1)的内部且在第2输入端子(3)与第2输出端子(5)之间依次连接有第3输入匹配电路(11)、第2放大器(12)、第2输出匹配电路(13)、第2延迟电路(14)以及第3输出匹配电路(15)。在封装(1)的外侧且在第1输入端子(2)、第2输入端子(3)、第1输出端子(4)以及第2输出端子(5)分别连接有第1至第4匹配电路(16～19)。
-
公开(公告)号：CN107871731B
公开(公告)日：2020-06-16
申请号：CN201710890183.2
申请日：2017-09-27
Applicant: 三菱电机株式会社
Inventor： 嘉藤胜也
Abstract: 抑制键合导线的波动，抑制由多个晶体管单元的不均等动作产生的特性的劣化和振荡。在电路基板(P1)处，包含并联电容(C21至C24)的多个电路图案(11至14)的输出与多个第1输出焊盘(PD21至PD24)通过多个第1微带线路(L11至L14)分别连接。电路基板(P1)的多个第1输出焊盘(PD21至PD24)经由多个第2导线(W21至W24)分别与半导体基板(2)的多个晶体管单元(Tr1至Tr4)的输入连接。多个晶体管单元(Tr1至Tr4)的叉指数量彼此相同。与排成一列的多个电路图案(11至14)中配置于两端的电路图案(11、14)连接的第1微带线路(L11、L14)比其他的第1微带线路(L12、L13)长。
-
公开(公告)号：CN103812455B
公开(公告)日：2017-01-04
申请号：CN201310550356.8
申请日：2013-11-08
Applicant: 三菱电机株式会社
CPC classification number: H03F1/223
Abstract: 本发明涉及共阴共栅放大器，获得能够抑制起因于布线电阻的输出功率的降低的共阴共栅放大器。晶体管Tr1a~Tr1f分别共阴共栅连接于晶体管Tr2a~Tr2f。布线（Wg1）依次连接于晶体管Tr1a~Tr1f）的栅极。并联连接的布线（Wg2、Wg3）依次连接于晶体管（Tr2a~Tr2f）的栅极。电容C1）连接在布线（Wg2）的一端与接地点之间。
-
公开(公告)号：CN119586000A
公开(公告)日：2025-03-07
申请号：CN202280093306.9
申请日：2022-08-08
Applicant: 三菱电机株式会社
Abstract: 放大器(Trc、Trp)使用GaN HEMT。二极管线性化器(LNZ)和可变衰减器(VATT)与放大器(Trc、Trp)的输入串联连接。峰值检测器(DET)检测放大器(Trc、Trp)的漏极电压的峰值。控制部(CTL)在峰值超过阈值的情况下，使二极管线性化器(LNZ)作为线性化器发挥功能，减小可变衰减器(VATT)的衰减量。
-
-
-
-
-
-
-
-
-
Search Results
18
records
(took 0.018 seconds)
