-
公开(公告)号：CN116721682B
公开(公告)日：2024-10-01
申请号：CN202310700487.3
申请日：2023-06-13
申请人： 上海交通大学
摘要： 本发明提供了一种面向边缘智能的跨层次可重构SRAM存内计算单元及方法，包括SRAM单元以及列共享可重构布尔计算单元；基于SRAM单元层面进行重构计算，得到重构结构；列共享可重构布尔计算单元基于重构结构输出计算结果；支持流水线式位串行加法的外围计算电路在布尔计算的基础上输出存内加法计算结果。本发明为了满足边缘端AI对低功耗、低硬件开销的需求，并让加速器尽可能能适配快速迭代的软件算法，本发明提出一种全新的基于SRAM的存内计算宏，它可以进行跨层次配置以支持多种布尔运算、算术运算和宏操作，以实现可重构性和额外开销的更佳平衡。
-
公开(公告)号：CN116721682A
公开(公告)日：2023-09-08
申请号：CN202310700487.3
申请日：2023-06-13
申请人： 上海交通大学
摘要： 本发明提供了一种面向边缘智能的跨层次可重构SRAM存内计算单元及方法，包括SRAM单元以及列共享可重构布尔计算单元；基于SRAM单元层面进行重构计算，得到重构结构；列共享可重构布尔计算单元基于重构结构输出计算结果；支持流水线式位串行加法的外围计算电路在布尔计算的基础上输出存内加法计算结果。本发明为了满足边缘端AI对低功耗、低硬件开销的需求，并让加速器尽可能能适配快速迭代的软件算法，本发明提出一种全新的基于SRAM的存内计算宏，它可以进行跨层次配置以支持多种布尔运算、算术运算和宏操作，以实现可重构性和额外开销的更佳平衡。
-
公开(公告)号：CN118278477A
公开(公告)日：2024-07-02
申请号：CN202410376716.5
申请日：2024-03-29
申请人： 上海交通大学 , 山东浪潮科学研究院有限公司
IPC分类号： G06N3/063 , G06N3/0464 , G06F7/523
摘要： 本发明提供了一种面向混合精度神经网络的存内计算单元设计方法和系统，包括：步骤1：对现有的二值分割算法进行硬件上的混合精度乘积累加计算适配，得到改进后混合精度矢量乘积累加计算方法；步骤2：采用双模式可重构乘法单元，解决改进后混合精度矢量乘积累加计算方法所需的大位宽乘法器问题，得到改进后混合精度矢量乘积累加计算方法的硬件单元设计；步骤3：运用轻量级接口设计，结合双模式可重构乘法单元，根据改进后混合精度矢量乘积累加计算方法，完善乘法前操作元的预处理和乘法后结果的后处理硬件设计。本发明旨在提出一个存内计算电路模块，为经过混合精度量化压缩后的边缘端神经网络模型推理提供加速支持。
-
公开(公告)号：CN118278477B
公开(公告)日：2024-10-01
申请号：CN202410376716.5
申请日：2024-03-29
申请人： 上海交通大学 , 山东浪潮科学研究院有限公司
IPC分类号： G06N3/063 , G06N3/0464 , G06F7/523
摘要： 本发明提供了一种面向混合精度神经网络的存内计算单元设计方法和系统，包括：步骤1：对现有的二值分割算法进行硬件上的混合精度乘积累加计算适配，得到改进后混合精度矢量乘积累加计算方法；步骤2：采用双模式可重构乘法单元，解决改进后混合精度矢量乘积累加计算方法所需的大位宽乘法器问题，得到改进后混合精度矢量乘积累加计算方法的硬件单元设计；步骤3：运用轻量级接口设计，结合双模式可重构乘法单元，根据改进后混合精度矢量乘积累加计算方法，完善乘法前操作元的预处理和乘法后结果的后处理硬件设计。本发明旨在提出一个存内计算电路模块，为经过混合精度量化压缩后的边缘端神经网络模型推理提供加速支持。
-
-
-
搜索结果
4 条记录 (耗时 0.043 秒)
