-
公开(公告)号：CN107402744A
公开(公告)日：2017-11-28
申请号：CN201710565865.6
申请日：2017-07-12
Applicant: 东南大学 , 东南大学—无锡集成电路技术研究所
IPC: G06F9/30
CPC classification number: G06F9/30134 , G06F9/30007
Abstract: 本发明公开一种可重构反馈移位寄存器，包括可配置移位寄存器模块、数据抽取模块、运算单元模块和配置信息控制模块。移位寄存器中的数据在每个时钟脉冲左移或右移一定比特数，移动的比特数受配置信息控制，移位寄存器的反馈输入为运算单元模块的输出数据；数据抽取模块可抽取移位寄存器中任意位置的连续比特位的数据，抽取位置受配置信息控制，数据抽取模块有多个并行输出端口；运算单元模块将数据抽取模块抽取的多个数据进行运算后输出到移位寄存器，输出数据的位宽和运算过程受配置信息控制。本发明具有时移步长可配置、数据抽取位置可配置的优点，可以重构实现多种时移步长、数据抽取位置不同的流密码算法，大大提高了流密码算法实现的灵活性。
-
公开(公告)号：CN106155979B
公开(公告)日：2019-03-19
申请号：CN201610334543.6
申请日：2016-05-19
Applicant: 东南大学—无锡集成电路技术研究所
IPC: G06F15/78
Abstract: 本发明公开了一种基于粗粒度可重构架构的DES算法密钥扩展系统及扩展方法，包括系统总线、可重构处理器和微处理器；所述可重构处理器包括配置单元、输入先进先出寄存器组、输出先进先出寄存器组、通用寄存器堆、M个可重构阵列块、查找表，本发明针对DES算法密钥扩展，通过将多轮迭代在可重构处理器中并行移位替换的方式进行优化和加速。
-
Patent Agency Ranking
公开(公告)号：CN115761399A
公开(公告)日：2023-03-07
申请号：CN202211353278.8
申请日：2022-11-01
Applicant: 东南大学
IPC: G06V10/774 , G06V10/764 , G06V10/82 , G06V10/74 , G06N3/0475 , G06N3/0464 , G06N3/0455 , G06N3/048 , G06N3/084 , G06N3/094
Abstract: 本发明公开了一种基于WGAN‑Unet的对抗样本生成方法及系统，至少包括对抗攻击网络模型模块，所述模块包括基于WGAN结构的对抗生成网络和目标网络模型，其中对抗生成网络的生成器基于Unet架构，根据原始样本数据构建，输出与原始样本对应的对抗性扰动，生成对抗样本；辨别器基于WGAN中的Critic架构，使用卷积网络结构构造，移除最后的sigmoid层，输出对对抗样本和原始样本评分；目标网络模型通过使用原始样本数据集对卷积神经网络进行训练而获得；所述系统中，使用训练数据集对对抗攻击网络模型模块进行训练，反向传播优化生成器，只需将样本输入生成器即可生成相应的扰动，可以稳定地大批量对输入图片生成对抗样本，不需要目标网络的具体结构信息，具有高效性和良好的隐蔽性。
-
公开(公告)号：CN106155979A
公开(公告)日：2016-11-23
申请号：CN201610334543.6
申请日：2016-05-19
Applicant: 东南大学—无锡集成电路技术研究所
IPC: G06F15/78
CPC classification number: G06F15/7871
Abstract: 本发明公开了一种基于粗粒度可重构架构的DES算法密钥扩展系统及扩展方法，包括系统总线、可重构处理器和微处理器；所述可重构处理器包括配置单元、输入先进先出寄存器组、输出先进先出寄存器组、通用寄存器堆、M个可重构阵列块、查找表，本发明针对DES算法密钥扩展，通过将多轮迭代在可重构处理器中并行移位替换的方式进行优化和加速。
-
公开(公告)号：CN105630736A
公开(公告)日：2016-06-01
申请号：CN201511019586.7
申请日：2015-12-29
Applicant: 东南大学—无锡集成电路技术研究所
IPC: G06F15/78
CPC classification number: G06F15/7871 , G06F15/7846
Abstract: 本发明公开了可重构系统存储系统的数据宏块预测访问装置，包括多个可重构处理单元(RPU)、与可重构处理单元一一对应的块缓存和片外存储器，所述块缓存内设有带控制逻辑的色度块缓存和亮度块缓存，用于从片外存储器中预取色度宏块(MB)和亮度宏块(MB)；所述色度块缓存和亮度块缓存中各包含有一个从片外存储器中预取宏块的子缓存模块，所述子缓存模块内设有带控制逻辑的存储器，两个子缓存模块缓存地址空间不重叠的宏块。本发明通过在粗粒度可重构系统中增加了一个块缓存，使得在H.264/MPEG2等多媒体算法中的帧数据在传输时可以按块传输到可重构处理单元中，极大的提高了数据传输效率。
-
-
-
-
-
Search Results
7
records
(took 0.03 seconds)
