公开(公告)号：CN102468149B

公开(公告)日：2013-10-09

申请号：CN201010551239.X

申请日：2010-11-18

Applicant: 中芯国际集成电路制造(上海)有限公司 ,  中芯国际集成电路制造(北京)有限公司

Inventor： 倪景华 ,  吕伟 ,  刘武平

IPC: H01L21/28 ,  H01L21/31

Abstract: 本发明提供了一种金属栅电极的制作方法，包括：提供半导体衬底，在所述半导体衬底的表面形成伪栅及其侧壁；在所述伪栅两侧的半导体衬底内离子注入形成源、漏极；去除伪栅的侧壁；至少在伪栅表面沉积牺牲介质层，所述牺牲介质层在伪栅顶部边缘处形成外延的突起，并具有外倾的侧表面；在上述半导体结构的表面形成层间介质层，并平坦化所述层间介质层的表面，直至露出伪栅顶部的牺牲介质层；去除所述伪栅及其表面的牺牲介质层，形成栅极开口；填充所述栅极开口形成金属栅电极。本发明有效避免了填充形成金属栅电极产生空洞的问题。

公开(公告)号：CN102446726B

公开(公告)日：2013-10-09

申请号：CN201010508957.9

申请日：2010-10-13

Applicant: 中芯国际集成电路制造(上海)有限公司 ,  中芯国际集成电路制造(北京)有限公司

Inventor： 吕伟 ,  刘武平 ,  张北超 ,  倪景华

IPC: H01L21/28 ,  H01L21/283

Abstract: 一种金属栅极形成方法，包括：提供衬底，所述衬底上形成有替代栅结构，所述替代栅结构包括依次位于衬底上的替代栅介质层和替代栅电极层；形成覆盖所述替代栅极结构的牺牲介质层，所述牺牲介质层侧边与衬底不垂直，所述侧边的厚度沿着所述替代栅电极层增加；在替代栅极结构两侧形成源极、漏极；形成覆盖所述衬底和替代栅极结构的层间介质层，并进行平坦化处理；去除所述替代栅极结构和牺牲介质层，形成开口，所述开口具有倒梯形形状；填充所述开口，形成金属栅结构。利用本发明所提供的金属栅极形成方法可以有效改进半导体器件的可靠性。

公开(公告)号：CN102446726A

公开(公告)日：2012-05-09

申请号：CN201010508957.9

申请日：2010-10-13

Applicant: 中芯国际集成电路制造(上海)有限公司

Inventor： 吕伟 ,  刘武平 ,  张北超 ,  倪景华

IPC: H01L21/28 ,  H01L21/283

Abstract: 一种金属栅极形成方法，包括：提供衬底，所述衬底上形成有替代栅结构，所述替代栅结构包括依次位于衬底上的替代栅介质层和替代栅电极层；形成覆盖所述替代栅极结构的牺牲介质层，所述牺牲介质层侧边与衬底不垂直，所述侧边的厚度沿着所述替代栅电极层增加；在替代栅极结构两侧形成源极、漏极；形成覆盖所述衬底和替代栅极结构的层间介质层，并进行平坦化处理；去除所述替代栅极结构和牺牲介质层，形成开口，所述开口具有倒梯形形状；填充所述开口，形成金属栅结构。利用本发明所提供的金属栅极形成方法可以有效改进半导体器件的可靠性。

公开(公告)号：CN102468151B

公开(公告)日：2014-07-02

申请号：CN201010553697.7

申请日：2010-11-19

Applicant: 中芯国际集成电路制造(上海)有限公司 ,  中芯国际集成电路制造(北京)有限公司

Inventor： 倪景华 ,  吕伟 ,  刘武平 ,  三重野文健

IPC: H01L21/28 ,  H01L21/205 ,  H01L21/283

Abstract: 本发明提供了一种金属栅电极的制作方法，包括：提供半导体衬底，在所述半导体衬底表面形成介电层，在所述介电层的表面形成伪栅；采用选择性外延工艺在伪栅表面形成外延层；所述外延层在伪栅顶部边缘处形成外延突起，并具有外倾的侧表面；在所述外延层的侧表面形成绝缘侧壁；在伪栅两侧的半导体衬底内进行离子注入形成源、漏极；在上述半导体结构的表面形成层间介质层，并平坦化所述层间介质层的表面，直至露出伪栅顶部的外延层；去除所述伪栅及其表面的外延层，形成栅极开口；填充所述栅极开口形成金属栅电极。本发明有效避免了填充形成金属栅电极产生空洞的问题。

公开(公告)号：CN102468151A

公开(公告)日：2012-05-23

申请号：CN201010553697.7

申请日：2010-11-19

Applicant: 中芯国际集成电路制造(上海)有限公司

Inventor： 倪景华 ,  吕伟 ,  刘武平 ,  三重野文健

IPC: H01L21/28 ,  H01L21/205 ,  H01L21/283

Abstract: 本发明提供了一种金属栅电极的制作方法，包括：提供半导体衬底，在所述半导体衬底表面形成介电层，在所述介电层的表面形成伪栅；采用选择性外延工艺在伪栅表面形成外延层；所述外延层在伪栅顶部边缘处形成外延突起，并具有外倾的侧表面；在所述外延层的侧表面形成绝缘侧壁；在伪栅两侧的半导体衬底内进行离子注入形成源、漏极；在上述半导体结构的表面形成层间介质层，并平坦化所述层间介质层的表面，直至露出伪栅顶部的外延层；去除所述伪栅及其表面的外延层，形成栅极开口；填充所述栅极开口形成金属栅电极。本发明有效避免了填充形成金属栅电极产生空洞的问题。

公开(公告)号：CN102468149A

公开(公告)日：2012-05-23

申请号：CN201010551239.X

申请日：2010-11-18

Applicant: 中芯国际集成电路制造(上海)有限公司

Inventor： 倪景华 ,  吕伟 ,  刘武平

IPC: H01L21/28 ,  H01L21/31

Abstract: 本发明提供了一种金属栅电极的制作方法，包括：提供半导体衬底，在所述半导体衬底的表面形成伪栅及其侧壁；在所述伪栅两侧的半导体衬底内离子注入形成源、漏极；去除伪栅的侧壁；至少在伪栅表面沉积牺牲介质层，所述牺牲介质层在伪栅顶部边缘处形成外延的突起，并具有外倾的侧表面；在上述半导体结构的表面形成层间介质层，并平坦化所述层间介质层的表面，直至露出伪栅顶部的牺牲介质层；去除所述伪栅及其表面的牺牲介质层，形成栅极开口；填充所述栅极开口形成金属栅电极。本发明有效避免了填充形成金属栅电极产生空洞的问题。