应用于格密码算法的多项式乘法处理方法及系统

    公开(公告)号:CN116155498A

    公开(公告)日:2023-05-23

    申请号:CN202310037101.5

    申请日:2023-01-10

    IPC分类号: H04L9/30 H04L9/08

    摘要: 本发明实施例提供一种应用于格密码算法的多项式乘法处理方法及系统,属于格密码加密技术领域。所述方法包括:S10)采集基于格密码算法完成编码的数据,并基于所述完成编码的数据获得对应的的输入密钥,并识别所述输入密钥的输入多项式,基于所述输入多项式获得对应的累加多项式;S20)将所述累加多项式拆分为m个累加多项式的子多项式;S30)基于所述累加多项式的子多项式执行循环计算;S40)完成所有循环计算,获得所述累加多项式的计算结果,基于所述计算结果对所述完成编码的数据进行解码,获得对应的解码数据。本发明方案缩短了多项式乘法的处理时间,并极大减少了硬件资源消耗。

    抗能量分析攻击能力的检测方法及系统、设备和存储介质

    公开(公告)号:CN117560135A

    公开(公告)日:2024-02-13

    申请号:CN202311514640.X

    申请日:2023-11-14

    IPC分类号: H04L9/00 H04L9/30

    摘要: 本发明公开了一种抗能量分析攻击能力的检测方法,检测方法用于检测NTT多项式乘法器,NTT多项式乘法器包括解密模块,检测方法包括:对NTT多项式乘法器输入数据;采集实际能量迹;攻击NTT多项式乘法器解密过程,并根据实际能量迹得到目标私钥;根据目标私钥和实际私钥得到私钥正确率;根据私钥正确率和设定阈值的比较结果确定NTT多项式乘法器的抗能量分析攻击能力。本发明的检测方法通过对NTT多项式乘法器进行攻击并根据实际能量迹得到目标子私钥,并根据目标子私钥和实际子私钥得到私钥正确率,根据私钥正确率和设定阈值的比较结果确定NTT多项式乘法器的抗能量分析能力,为检测基于NTT多项式乘法器的密码设备的安全可靠性提供了评估手段。

    一种基于RRAM的高效可重构环形振荡器PUF电路

    公开(公告)号:CN113707201B

    公开(公告)日:2022-03-15

    申请号:CN202111251083.8

    申请日:2021-10-27

    IPC分类号: G11C13/00

    摘要: 本发明公开了一种基于RRAM的高效可重构环形振荡器PUF电路,包括墒源电路和响应产生电路;第一激励作为地址输入给行解码器,以选择至少一个行作为环形振荡器的馈电输入,同时使能相应的WL线;第二激励作为地址输入给列选择器和写驱动电路,选择前述每个导通行中任意数量列的RRAM参与到熵源的提取中去;响应产生电路用于放大RRAM Crossbar阵列输出的随机熵源,并最终表现为环形振荡器的振荡频率的变化,再通过比较同一个环形振荡器在不同周期的振荡频率或者不同环形振荡器在同一个周期的振荡频率以产生唯一的响应值。本发明拥有良好的均匀性、唯一性和可靠性,可配置性强,大大缩小了电路面积。

    一种LSTM网络的压缩加速方法及FPGA加速器

    公开(公告)号:CN111382860B

    公开(公告)日:2024-07-26

    申请号:CN201911103697.4

    申请日:2019-11-13

    IPC分类号: G06N3/063 G06N3/0442 G06N3/08

    摘要: 本发明提出一种LSTM网络的压缩加速方法,包括以下步骤:步骤1),模型初始化,模型初始化后进行归一化操作,所有权值在0~1的范围内服从正太分布;步骤2),使用原始权值矩阵的部分参数构造分块的Toeplitz矩阵去代替原始矩阵。除此之外,激活函数采用分段线性近似的方法,接着进行训练至网络收敛;步骤3),对训练后的网络进行分组量化,接着分组训练至收敛;步骤4),对量化后的网络进行轻微的剪切操作,最后训练至收敛,得到最终压缩后的网络。本发明通过对网络参数进行压缩,能够仅仅使用片内资源对网络进行实现,并且几乎不会对精度造成影响。

    一种基于分部K-RED模约减算法的格密码模乘器

    公开(公告)号:CN118151889B

    公开(公告)日:2024-07-05

    申请号:CN202410580264.2

    申请日:2024-05-11

    IPC分类号: G06F7/72

    摘要: 本发明公开了一种基于分部K‑RED模约减算法的格密码模乘器,包括二输入乘法器、约减模块、修正模块、二输入加法器和二选一多路选择器;所述二输入乘法器的两个输入端口用来接收相应的两个模乘数据,二输入乘法器的输出端口与约减模块的输入端口相连接,约减模块的输出端口与修正模块的输入端口相连接,二输入加法器的两个输入端口分别是修正模块的输出和格密码中的模数q,二选一多路选择器的两个输入端口分别是修正模块的输出和二输入加法器的输出,二选一多路选择器的输出端口用于输出两个待模乘数据与模数q的模乘结果。本发明可以高效地完成格密码方案中的模约减运算,有效地减少了硬件资源的消耗。

    一种格密码加解密中的环多项式乘法器电路

    公开(公告)号:CN112819168B

    公开(公告)日:2024-04-05

    申请号:CN202110016679.3

    申请日:2021-01-07

    IPC分类号: G06N10/20 G06F7/72

    摘要: 本发明公开了一种格密码加解密中的环多项式乘法器电路,具有高并行度,在FPGA硬件实现时达到了减少时间周期以及高吞吐率的效果,并简化了控制单元。同时,结合具体参数可将其中一个多项式乘法的系数采用有符号数表示,可在FPGA中单个DSP模块同一时钟完成两次乘法,优化模约减,大大加快了格密码加解密效率,减少了资源的消耗。

    基于CRYSTALS-Kyber的快速数论变换电路

    公开(公告)号:CN116820397B

    公开(公告)日:2024-02-02

    申请号:CN202310594853.1

    申请日:2023-05-25

    IPC分类号: G06F7/575 G06F7/523 G06F12/14

    摘要: 本发明提供一种基于CRYSTALS‑Kyber的快速数论变换电路,其中控制单元为两个蝶形单元和四个BRAM内存提供模式控制信号,并且按照不同的工作方式,为四个BRAM内存提供读写地址;数据通过四个BRAM内存输入到蝶形单元中,通过控制单元的模式控制信号选择不同的蝶形单元模式,并且在蝶形单元中引入巴雷特约简电路,将12bit×12bit=24bit的数据重新规范到12bit的范围内,得到蝶形单元运算结果后按照快速数论变换算法的顺序写回四个BRAM内存中。本发明蝶形单元节省资源又使得其能够在高频率下运行,内存访问方式能够最大程度地发挥蝶形单元的算力,使得占用周期少。

    应用于CRYSTALS-Kyber的高效应用型多项式运算电路

    公开(公告)号:CN116886274B

    公开(公告)日:2023-12-01

    申请号:CN202311132715.8

    申请日:2023-09-05

    IPC分类号: H04L9/06 H04L9/08 G06N10/20

    摘要: 本发明公开了应用于CRYSTALS‑Kyber的高效应用型多项式运算电路,包括应用于CRYSTALS‑Kyber算法的RPOA、控制单元以及内存;控制单元为RPOA和内存提供模式控制信号以选择RPOA的功能模式,并根据不同的内存访问方式以不同的工作方式为内存提供读写地址,控制RPOA的数据交互;基于读写地址和功能模式,内存中数据输入到RPOA,RPOA进行相应功能的多项式运算后,运算结果写回内存中;所述内存访问方式分为BRAM富裕型、BRAM缺乏型、BRAM匮乏型内存访问方式;所述RPOA的功能模式包括NTT、INTT、多项式乘法、多项式加法和多项式减法。本发明可大幅度提升后量子密码芯片的性能。