-
公开(公告)号：CN109831387A
公开(公告)日：2019-05-31
申请号：CN201811593035.5
申请日：2018-12-20
Applicant: 天津市滨海新区信息技术创新中心 , 国家数字交换系统工程技术研究中心
IPC: H04L12/771 , H04L12/741 , H04L12/725 , H04L12/715 , H04L12/935 , H04L12/861 , H04L12/851
Abstract: 本发明提供了一种基于重计算的三维片上路由装置，包括通过传输通道依次连接的输入端口、旁路缓存注入单元、本地排出单元、地址计算单元、优先级排序单元、旁路缓存排出单元、重计算单元，输出端口；其中重计算单元，用于数据包优先级重计算，当数据包即将传输到下一装置时，重计算单元根据重计算策略重新计算数据包优先级。本发明一方面保证数据包优先级是合理的。另一方面可以保证数据包优先级从数据包发出到接收一直有效，避免了产生错误转向的情况。同时本发明很好地解决了本地数据包不能及时排出到IP核而被转向传输甚至形成绕路传输的问题，降低了本地数据包被转向传输以及绕路传输的次数，进而降低了数据包在网络中的传输延时。
-
公开(公告)号：CN108763743B
公开(公告)日：2022-08-05
申请号：CN201810521095.X
申请日：2018-05-28
Applicant: 天津芯海创科技有限公司 , 天津市滨海新区信息技术创新中心
IPC: G06F30/398
Abstract: 本发明提供了一种验证平台、方法及电子设备，涉及芯片验证技术领域，包括：采样模块、参考模型、对比模块和多个外部接口驱动模块；每个外部接口驱动模块向待测设计DUT中与外部接口驱动模块连接的外部接口发送测试激励，使外部接口将测试激励发送给与外部接口对应的内部接口，进而使DUT根据测试激励生成第一输出结果；采样模块将从DUT的内部接口接收的测试激励发送给参考模型；以及将从内部接口接收的第一输出结果发送给对比模块；参考模型将根据测试激励生成的第二输出结果发送给对比模块；对比模块判断第一输出结果与第二输出结果是否一致。本发明的一种验证平台，无需对应每个外部接口配置监视器和记分板，大大节省工作量，提高验证效率。
-
公开(公告)号：CN110650020B
公开(公告)日：2022-05-10
申请号：CN201910914601.6
申请日：2019-09-25
Applicant: 天津市滨海新区信息技术创新中心 , 天津芯海创科技有限公司
Abstract: 本发明提供了一种拟态模糊判决方法、装置及系统；其中，该方法应用于与异构多核处理器连接的芯片；异构多核处理器包括多个处理器；多个处理器分别与芯片连接；该方法包括：接收当前处理器发送的第一通道协议报文；根据报文头及报文载荷，对第一通道协议报文进行分解，生成多个子报文；生成每个子报文的哈希值；根据预设的合并算法及子报文的哈希值，生成第一通道协议报文的第一整包特征；根据第一整包特征、第二整包特征及预设判决阈值，对第一通道协议报文进行拟态判决；第二整包特征根据除当前处理器之外的处理器发送的第二通道协议报文生成。本发明提高了在协议动态变化并且数据动态变化的场景下，拟态判决的有效性。
-
公开(公告)号：CN111770074B
公开(公告)日：2022-03-18
申请号：CN202010584055.7
申请日：2020-06-23
Applicant: 天津芯海创科技有限公司 , 天津市滨海新区信息技术创新中心
Abstract: 本公开提供了一种数据通路测试报文生成装置与方法。该装置的一具体实施方式包括：寄存器、控制模块、存储器控制逻辑、存储器、用户总线格式数据生成逻辑，该方法包括：寄存器检测启动报文生成触发信号，触发控制模块启动报文生成；控制模块从寄存器读取报文生成控制参数，按照报文生成控制参数触发存储器控制逻辑读取报文数据；存储器控制逻辑从存储器中读取报文数据并将报文数据发送给总线格式数据生成逻辑；总线格式生成逻辑将收到的报文数据封装成符合外部总线格式的总线报文数据并输出给外部线。该实施方式实现的数据通路测试报文生成装置和方法，逻辑简单易用、兼容多种协议类型及报文格式、能够完成基本的数据通路完整性测试。
-
公开(公告)号：CN111770074A
公开(公告)日：2020-10-13
申请号：CN202010584055.7
申请日：2020-06-23
Applicant: 天津芯海创科技有限公司 , 天津市滨海新区信息技术创新中心
Abstract: 本公开提供了一种数据通路测试报文生成装置与方法。该装置的一具体实施方式包括：寄存器、控制模块、存储器控制逻辑、存储器、用户总线格式数据生成逻辑，该方法包括：寄存器检测启动报文生成触发信号，触发控制模块启动报文生成；控制模块从寄存器读取报文生成控制参数，按照报文生成控制参数触发存储器控制逻辑读取报文数据；存储器控制逻辑从存储器中读取报文数据并将报文数据发送给总线格式数据生成逻辑；总线格式生成逻辑将收到的报文数据封装成符合外部总线格式的总线报文数据并输出给外部线。该实施方式实现的数据通路测试报文生成装置和方法，逻辑简单易用、兼容多种协议类型及报文格式、能够完成基本的数据通路完整性测试。
-
Patent Agency Ranking
公开(公告)号：CN111031015A
公开(公告)日：2020-04-17
申请号：CN201911202508.9
申请日：2019-11-29
Applicant: 天津市滨海新区信息技术创新中心 , 天津芯海创科技有限公司
IPC: H04L29/06
Abstract: 本发明实施例公开了一种混合协议转换设计的验证方法、装置、设备及存储介质，其中，所述方法包括：根据所述混合协议的激励输入形态和约束条件以及所对应的输入接口，生成各接口对应的约束断言；根据所述混合协议的各输出口的输出形态和预期格式，生成各接口对应的检查断言；确定所述验证对象的时钟信号和复位信号；将激励输入信号输入到所述混合协议转换设计中，所述激励输入信号包括：约束断言、时钟信号和复位信号；接收输出结果，根据所述输出结果与检查断言的比较结果得到验证结果。可做到报文类型和激励组合的最大化遍历，保证验证的完备性；可根据需求的变化快速实现对不同种协议的转换支持。
-
公开(公告)号：CN110650020A
公开(公告)日：2020-01-03
申请号：CN201910914601.6
申请日：2019-09-25
Applicant: 天津市滨海新区信息技术创新中心 , 天津芯海创科技有限公司
Abstract: 本发明提供了一种拟态模糊判决方法、装置及系统；其中，该方法应用于与异构多核处理器连接的芯片；异构多核处理器包括多个处理器；多个处理器分别与芯片连接；该方法包括：接收当前处理器发送的第一通道协议报文；根据报文头及报文载荷，对第一通道协议报文进行分解，生成多个子报文；生成每个子报文的哈希值；根据预设的合并算法及子报文的哈希值，生成第一通道协议报文的第一整包特征；根据第一整包特征、第二整包特征及预设判决阈值，对第一通道协议报文进行拟态判决；第二整包特征根据除当前处理器之外的处理器发送的第二通道协议报文生成。本发明提高了在协议动态变化并且数据动态变化的场景下，拟态判决的有效性。
-
公开(公告)号：CN108984403A
公开(公告)日：2018-12-11
申请号：CN201810747792.7
申请日：2018-07-09
Applicant: 天津芯海创科技有限公司 , 天津市滨海新区信息技术创新中心
IPC: G06F11/36
Abstract: 本发明提供了一种FPGA逻辑代码的验证方法及装置，属于计算机验证技术领域。本发明实施例提供的FPGA逻辑代码的验证方法及装置，通过将待测FPGA逻辑代码与搭建好的UVM验证环境进行逻辑对接，然后通过EDA工具，将待测FPGA逻辑代码集成至UVM验证环境中，得到UVM验证模块，并将编写的验证用例输入至UVM验证模块中，以完成对待测FPGA逻辑代码的验证，以使FPGA逻辑代码进行全面系统的验证，并且当板级测试遇到问题时，能够更好的通过EDA方式对问题进行复现，提升问题的定位速度和效率；同时，本发明能够充分复用FPGA开发工具生成的编译脚本，直接在验证环境中进行调用，避免重新开发编译脚本，节省了调试和编译时间。
-
公开(公告)号：CN108183840A
公开(公告)日：2018-06-19
申请号：CN201711466907.7
申请日：2017-12-28
Applicant: 天津芯海创科技有限公司 , 天津市滨海新区信息技术创新中心
Inventor： 钟丹 , 徐庆阳 , 刘冬培 , 刘勤让 , 朱珂 , 宋克 , 吕平 , 沈剑良 , 张丽 , 丁青子 , 黑建平 , 杨晓龙 , 田晓旭 , 杨堃 , 汪欣 , 丁旭 , 汤先拓
IPC: H04L12/26 , H04L12/935 , H04L12/819
Abstract: 本发明提供了一种交换机性能的验证方法、装置和实现装置；其中，该方法包括：根据设定的配置参数产生数据流；该配置参数包括端口参数和流参数；数据流中包含多个报文描述符；根据当前令牌桶中的令牌数和突发报文的个数，输出数据流；根据数据流中的报文描述符，生成相应的报文；将报文输入至交换机中，根据交换机的输出结果对交换机进行性能验证。本发明可以产生输出满足流量要求、突发数据量等要求的数据流和报文，实现了输入激励的精确控制，且测试向量覆盖面大，可以对交换机的功能和性能进行精确、全面的验证，提高了验证效率。
-
公开(公告)号：CN108052769A
公开(公告)日：2018-05-18
申请号：CN201711457282.8
申请日：2017-12-28
Applicant: 天津芯海创科技有限公司 , 天津市滨海新区信息技术创新中心
Inventor： 钟丹 , 徐庆阳 , 刘冬培 , 刘勤让 , 朱珂 , 宋克 , 吕平 , 沈剑良 , 张丽 , 丁青子 , 黑建平 , 杨晓龙 , 田晓旭 , 杨堃 , 汪欣 , 丁旭 , 汤先拓
IPC: G06F17/50
Abstract: 本发明提供了一种网表仿真验证方法和装置，属于集成电路设计技术领域。本发明提供的网表仿真验证方法和装置，根据待测试的子模块的验证环境，例化全系统网表，然后可以采用已有的测试用例，在全系统网表中对待测试的子模块进行仿真验证。从而实现了前仿真和后仿真的无缝对接，加快了网表仿真验证的速度。子模块验证人员无需重新熟悉全系统测试环境和全系统功能RTL，即可以对仿真问题展开定位，避免把时间浪费在测试环境和无关测试功能的RTL代码上，提高了工作效率，节省了人力成本。
-
-
-
-
-
-
-
-
-
Search Results
22
records
(took 0.06 seconds)
