公开(公告)号：CN101174630A

公开(公告)日：2008-05-07

申请号：CN200710184871.3

申请日：2007-10-30

申请人： 恩益禧电子股份有限公司

发明人： 永田贵美 ,  后田胜

IPC分类号： H01L27/105 ,  H01L23/522

CPC分类号： H01L27/105 ,  H01L27/0207 ,  H01L27/10897 ,  H01L27/11 ,  H01L27/1116 ,  Y10S257/903

摘要： 提出了一种混合安装了DRAM和SRAM的半导体器件。DRAM和SRAM具有堆叠型结构，其中在电容元件下形成位线。在形成DRAM的电容下电极的层中或所述层下、以及在形成位线的层中或所述层上形成SRAM的交叉耦合连接。例如，在与电容接触部相同的层中形成SRAM的交叉耦合连接。

公开(公告)号：CN1127768C

公开(公告)日：2003-11-12

申请号：CN99110921.X

申请日：1999-06-15

申请人： 恩益禧电子股份有限公司

发明人： 阿部伦久 ,  后田胜 ,  小室敏雄

IPC分类号： H01L27/11 ,  H01L21/8244

CPC分类号： H01L27/11 ,  H01L23/522 ,  H01L23/5226 ,  H01L23/5228 ,  H01L23/5286 ,  H01L23/53223 ,  H01L27/1112 ,  H01L2924/0002 ,  H01L2924/00

摘要： 提供一种半导体存储器，其中不需要在SRAM的布线层之间的接触孔处的布图裕量，可减小在位线的布线电容，并可高速地进行存储处理。由一对驱动晶体管、一对转移晶体管、高电阻负载、一对位线、VCC线和GND线构成该SRAM。在第一层形成各晶体管的栅电极和字线，在第二层形成高电阻负载，在第三层形成VCC线和GND线，和第四层形成位线。连接高电阻负载与晶体管的源/漏区的共用接触孔不贯穿其它导电层。因此，不再需要在共用接触孔与其它导电层之间的布图裕量，并由此可减小单元尺寸。