公开(公告)号：CN1680944A

公开(公告)日：2005-10-12

申请号：CN200510074124.5

申请日：2005-02-25

Applicant: 松下电器产业株式会社

Inventor： 桑原佑治 ,  新出弘纪 ,  小川幸生

IPC: G06F17/50

CPC classification number: G06F17/5022

Abstract: 实现了一种能够以比RT级高的抽象度和高的速度测量功耗的半导体集成电路的模拟装置，使得通过采用模拟结果可以执行低功耗设计操作。当由状态控制模块模型、计算模块模型和存储器模型布置设计主题电路的循环基础模型时，在计算模块模型中，制作了算法描述；对于单元时钟中要处理的计算而短路诸如硬件的管线的细节结构；以及在状态控制模块模型的等待状态中吸收时序偏移(timing shift)，使得可以实现高速模拟。由于将面积和布线电容的这种信息加到模拟模型的活化率测量上，所以可以测量功耗。基于该测量结果进行功能模块的优先布置/布线操作，然后重复进行模拟，以执行最佳布置/布线操作，从而可以实现低功耗设计。

公开(公告)号：CN100461187C

公开(公告)日：2009-02-11

申请号：CN200510074124.5

申请日：2005-02-25

Applicant: 松下电器产业株式会社

Inventor： 桑原佑治 ,  新出弘纪 ,  小川幸生

IPC: G06F17/50

CPC classification number: G06F17/5022

Abstract: 实现了一种能够以比RT级高的抽象度和高的速度测量功耗的半导体集成电路的模拟装置，使得通过采用模拟结果可以执行低功耗设计操作。当由状态控制模块模型、计算模块模型和存储器模型布置设计主题电路的循环基础模型时，在计算模块模型中，制作了算法描述；对于单元时钟中要处理的计算而短路诸如硬件的管线的细节结构；以及在状态控制模块模型的等待状态中吸收时序偏移(timing shift)，使得可以实现高速模拟。由于将面积和布线电容的这种信息加到模拟模型的活化率测量上，所以可以测量功耗。基于该测量结果进行功能模块的优先布置/布线操作，然后重复进行模拟，以执行最佳布置/布线操作，从而可以实现低功耗设计。

公开(公告)号：CN1485913A

公开(公告)日：2004-03-31

申请号：CN03154346.4

申请日：2003-08-15

Applicant: 松下电器产业株式会社

Inventor： 小川幸生

IPC: H01L25/04 ,  H01L25/16 ,  H01L25/18 ,  H01L21/66

CPC classification number: G01R31/318505 ,  G01R31/318536 ,  G01R31/318558

Abstract: 本发明公开了多个半导体芯片102和103，每个芯片具有分别连接到多芯片模块101的外接端108的输入/输出单元106和107和用于以可选方式设定各输入/输出单元状态的多芯片模块测试电路104和105。