-
公开(公告)号：CN118431206A
公开(公告)日：2024-08-02
申请号：CN202410416876.8
申请日：2024-04-08
Applicant: 江苏卓胜微电子股份有限公司
Abstract: 本申请公开了一种金属电容及集成电路，属于电容器技术领域。金属电容包括：沿第一方向层叠设置的第一金属极板、第二金属极板和第三金属极板，第三金属极板为集成电路上的金属板，第三金属极板所在平面为第一平面；第一金属极板在第一平面的投影面积小于第二金属极板在第一平面的投影面积，第二金属极板在第一平面的投影面积小于第三金属极板在第一平面的投影面积；第一金属极板和第二金属极板之间设置有第一介质层，第三金属极板和第二金属极板之间设置有第二介质层；第一金属极板、第二金属极板和第三金属极板用于设置金属电容的接线端。金属电容具有三层金属极板，可以为电路提供多种电容结构。
-
公开(公告)号：CN117276287B
公开(公告)日：2024-07-19
申请号：CN202311221825.1
申请日：2023-09-21
Applicant: 江苏卓胜微电子股份有限公司
IPC: H01L27/12 , H01L21/762 , H01L21/768
Abstract: 本申请涉及一种绝缘体上硅结构及其制备方法，包括：绝缘体上硅衬底，绝缘体上硅衬底包括埋氧层，埋氧层内埋设有第一栅极；晶体管结构，位于绝缘体上硅衬底上，晶体管结构包括有源层及第二栅极，第二栅极与第一栅极在绝缘体上硅衬底的正投影存在交集，且交集区域位于有源层在绝缘体上硅衬底的正投影内部，第二栅极电连接至第一栅极。本申请将位于埋氧层内的第一栅极同第二栅极进行连接，使得二者电位相同，从而达到对体区电势的控制，有效减少浮体效应。同时，可以使得栅极电压对于电子沟道的控制回到线性。
-
Patent Agency Ranking
公开(公告)号：CN117316920A
公开(公告)日：2023-12-29
申请号：CN202311200806.0
申请日：2023-09-15
Applicant: 江苏卓胜微电子股份有限公司
IPC: H01L23/522 , H01L23/528 , H01L21/768
Abstract: 本发明涉及一种半导体结构及其制备方法，半导体结构包括：支撑基板，第一面走线层，位于支撑基板上方，第一面走线层具有第一厚度；介质层，位于第一面走线层远离支撑基板的一侧；半导体器件，位于第一面走线层与介质层之间，半导体器件连接第一面走线层；第二面走线层，位于介质层远离第一面走线层的一侧，第二面走线层具有第二厚度，且第一厚度与第二厚度不同；互连柱，贯穿介质层且连接第一面走线层和第二面走线层。本发明的半导体结构及其制备方法中，通过将第一面走线层和第二面走线层分别设置于介质层的两侧，并且使用互连柱连接第一面走线层和第二面走线层，以此达到简化制备走线层的目的。
-
公开(公告)号：CN119584586A
公开(公告)日：2025-03-07
申请号：CN202411614603.0
申请日：2024-11-12
Applicant: 江苏卓胜微电子股份有限公司
IPC: H10D30/60 , H10D30/01 , H10D62/10 , H10D62/13 , H03K17/687
Abstract: 本发明涉及半导体器件技术领域，公开了一种半导体器件、半导体器件的制备方法及射频开关器件，半导体器件包括：衬底层；埋氧层形成在衬底层的一侧表面上；有源层形成在埋氧层远离衬底层的一侧表面上，有源层中形成有多个浅沟槽隔离结构以及有源区；下拉管栅极结构形成在至少一个有源区远离埋氧层的一侧表面上；有源区包括体区、两个源漏区和两个优化区，两个优化区位于体区远离埋氧层的一侧的两端，两个源漏区分别位于体区的两端；下拉管栅极结构下方的源漏区的掺杂浓度大于优化区的掺杂浓度；下拉管栅极结构下方的优化区的掺杂浓度的取值范围为1E13/cm3至5E14/cm3。本发明能够提升半导体器件形成的射频开关器件的性能。
-
公开(公告)号：CN117316920B
公开(公告)日：2024-08-16
申请号：CN202311200806.0
申请日：2023-09-15
Applicant: 江苏卓胜微电子股份有限公司
IPC: H01L23/522 , H01L23/528 , H01L21/768
Abstract: 本发明涉及一种半导体结构及其制备方法，半导体结构包括：支撑基板，第一面走线层，位于支撑基板上方，第一面走线层具有第一厚度；介质层，位于第一面走线层远离支撑基板的一侧；半导体器件，位于第一面走线层与介质层之间，半导体器件连接第一面走线层；第二面走线层，位于介质层远离第一面走线层的一侧，第二面走线层具有第二厚度，且第一厚度与第二厚度不同；互连柱，贯穿介质层且连接第一面走线层和第二面走线层。本发明的半导体结构及其制备方法中，通过将第一面走线层和第二面走线层分别设置于介质层的两侧，并且使用互连柱连接第一面走线层和第二面走线层，以此达到简化制备走线层的目的。
-
公开(公告)号：CN117276287A
公开(公告)日：2023-12-22
申请号：CN202311221825.1
申请日：2023-09-21
Applicant: 江苏卓胜微电子股份有限公司
IPC: H01L27/12 , H01L21/762 , H01L21/768
Abstract: 本申请涉及一种绝缘体上硅结构及其制备方法，包括：绝缘体上硅衬底，绝缘体上硅衬底包括埋氧层，埋氧层内埋设有第一栅极；晶体管结构，位于绝缘体上硅衬底上，晶体管结构包括有源层及第二栅极，第二栅极与第一栅极在绝缘体上硅衬底的正投影存在交集，且交集区域位于有源层在绝缘体上硅衬底的正投影内部，第二栅极电连接至第一栅极。本申请将位于埋氧层内的第一栅极同第二栅极进行连接，使得二者电位相同，从而达到对体区电势的控制，有效减少浮体效应。同时，可以使得栅极电压对于电子沟道的控制回到线性。
-
公开(公告)号：CN119497416A
公开(公告)日：2025-02-21
申请号：CN202411609787.1
申请日：2024-11-12
Applicant: 江苏卓胜微电子股份有限公司
Abstract: 本发明涉及半导体器件技术领域，公开了一种半导体器件及射频开关器件，半导体器件包括：衬底层；埋氧层，形成在衬底层的一侧表面上；有源层，形成在埋氧层远离衬底层的一侧表面上，有源层中形成有多个浅沟槽隔离结构以及相邻的浅沟槽隔离结构之间的有源区；主管栅极结构，形成在至少一个有源区远离埋氧层的一侧面上；其中，有源区的厚度为#imgabs0#至#imgabs1#和/或，有源区包括位于中间区域的体区、位于体区和浅沟槽隔离结构之间的源漏区、位于体区和有源区上表面之间的优化区，优化区还与源漏区接触，优化区的掺杂浓度高于5E14/cm3。本发明能够减少MOS管的寄生电容Coff，有效降低MOS管的FOM。
-
-
-
-
-
-
Search Results
7
records
(took 0.027 seconds)
