-
公开(公告)号：CN108431785B
公开(公告)日：2021-12-10
申请号：CN201780005111.3
申请日：2017-01-24
Applicant: 爱信艾达株式会社
Inventor： 成濑峰信
IPC: G06F12/00
Abstract: 本发明提供一种在存储器根据实际数据进行动作的状态下，能够得知对于数据的选通点的技术。存储器控制器(1)具有：数据倾斜调整部(2)，调整读取数据信号的数据倾斜；选通调整部(3)，调整选通点；数据变化点检测部(4)，检测数据变化点；选通点检测部(5)，检测选通点；动态时机运算部(6)，对各个读取数据信号运算动态时机信息；动态时机信息存储部(7)，存储动态时机信息；以及动态时机信息输出部(8)，输出动态时机信息。
-
公开(公告)号：CN107960134A
公开(公告)日：2018-04-24
申请号：CN201680047950.7
申请日：2016-08-31
Applicant: 爱信艾达株式会社
Inventor： 成濑峰信
Abstract: 本发明与使用环境相适应地配置输入输出端子。半导体模块(5)安装于主基板(3)的表层布线层(30a)的表面。配置于半导体模块(5)的模块第一边(2a)侧的第一模块端子组(11)和配置于主基板(3)的基板第一边(3a)侧的第一基板端子组(301)通过形成于表层布线层(30a)的第一表层布线图案(311)连接，配置于模块第二边(2c)侧的第二模块端子组(12)和配置于基板第二边(3c)侧的第二基板端子组(302)通过形成于表层布线层(30a)的第二表层布线图案(312)连接。
-
公开(公告)号：CN108431785A
公开(公告)日：2018-08-21
申请号：CN201780005111.3
申请日：2017-01-24
Applicant: 爱信艾达株式会社
Inventor： 成濑峰信
IPC: G06F12/00
CPC classification number: G06F12/00
Abstract: 本发明提供一种在存储器根据实际数据进行动作的状态下，能够得知对于数据的选通点的技术。存储器控制器(1)具有：数据倾斜调整部(2)，调整读取数据信号的数据倾斜；选通调整部(3)，调整选通点；数据变化点检测部(4)，检测数据变化点；选通点检测部(5)，检测选通点；动态时机运算部(6)，对各个读取数据信号运算动态时机信息；动态时机信息存储部(7)，存储动态时机信息；以及动态时机信息输出部(8)，输出动态时机信息。
-
公开(公告)号：CN112335035A
公开(公告)日：2021-02-05
申请号：CN201980040388.9
申请日：2019-05-27
Applicant: 爱信艾达株式会社
Abstract: 本发明提供一种电路模块及电源芯片模块，既能够抑制安装基板的布线层的增加，又能够合适地连接电源的供给源和供给对象。电路模块(80)具有电源芯片模块(10)、负载芯片模块(20)以及系统基板(30)。电源芯片模块(10)的电源输出端子组(11)排列配置在沿电源芯片模块基板(21)的至少一个边的列，负载芯片模块(20)的电源输入端子组(31)具有特定端子组(31S)，所述特定端子组(31S)排列配置在沿负载芯片模块基板(21)的至少一个边的特定列(SG)，使电源输出端子组(11)与系统基板(30)连接的布线图案(41)的沿电源输出端子组(11)的排列方向的布线宽度(W11)在使特定端子组(31S)与系统基板(30)连接的布线图案(41)的沿特定端子组(31S)的排列方向的布线宽度(W31)以上。
-
公开(公告)号：CN107408066B
公开(公告)日：2020-10-23
申请号：CN201680016795.2
申请日：2016-03-24
Applicant: 爱信艾达株式会社
Inventor： 成濑峰信
Abstract: 抑制向存储器传送数据时产生的噪声。存储器控制器(C)具有：写入部(6)，向存储器写入传输数据，读取部(7)，从存储器读取数据。写入部(6)具有置换单元(6b)，当构成在信号线(DL)传输的数据的位串的“1”和“0”的排列图案是被设定为置换对象的对象图案的情况下，在写入存储器之前，该置换单元(6b)将该位串置换为噪声被抑制的置换位串。读取部(7)具有还原单元(7b)，该还原单元(7b)将从存储器读取的置换位串还原为初始位串。
-
Patent Agency Ranking
公开(公告)号：CN107949909B
公开(公告)日：2020-06-16
申请号：CN201680047924.4
申请日：2016-08-31
Applicant: 爱信艾达株式会社
Inventor： 成濑峰信
Abstract: 本发明提供一种抑制由通孔导致的布线的有效面积减少，并能够稳定地供给电源的技术。半导体装置(1)具有表层电源路径(40)，该表层电源路径在具有多层的布线层(31、32、33、39)及通孔(TH)的主基板(3)中的安装有芯片模块(5M)的表层布线层(31)上，经由内周侧电源端子组(141g)及外周侧电源端子组(16g)对半导体芯片(51p)供给电力。在正交方向(Z)上观察时，表层电源路径(40)与内周侧电源端子组(141g)及外周侧电源端子组(16g)重叠，并且以在从与内周侧电源端子组(141g)连接的位置朝向主基板(3)的外周侧的方向(Y)上延伸的方式连续形成。
-
公开(公告)号：CN107949909A
公开(公告)日：2018-04-20
申请号：CN201680047924.4
申请日：2016-08-31
Applicant: 爱信艾达株式会社
Inventor： 成濑峰信
Abstract: 本发明提供一种抑制由通孔导致的布线的有效面积减少，并能够稳定地供给电源的技术。半导体装置(1)具有表层电源路径(40)，该表层电源路径在具有多层的布线层(31、32、33、39)及通孔(TH)的主基板(3)中的安装有芯片模块(5M)的表层布线层(31)上，经由内周侧电源端子组(141g)及外周侧电源端子组(16g)对半导体芯片(51p)供给电力。在正交方向(Z)上观察时，表层电源路径(40)与内周侧电源端子组(141g)及外周侧电源端子组(16g)重叠，并且以在从与内周侧电源端子组(141g)连接的位置朝向主基板(3)的外周侧的方向(Y)上延伸的方式连续形成。
-
公开(公告)号：CN107960134B
公开(公告)日：2021-01-05
申请号：CN201680047950.7
申请日：2016-08-31
Applicant: 爱信艾达株式会社
Inventor： 成濑峰信
IPC: H01L25/04 , H01L25/18 , H01L25/065 , H01L23/49 , H01L23/498 , H01L27/146 , G01C21/36 , G11C5/04
Abstract: 本发明与使用环境相适应地配置输入输出端子。半导体模块(5)安装于主基板(3)的表层布线层(30a)的表面。配置于半导体模块(5)的模块第一边(2a)侧的第一模块端子组(11)和配置于主基板(3)的基板第一边(3a)侧的第一基板端子组(301)通过形成于表层布线层(30a)的第一表层布线图案(311)连接，配置于模块第二边(2c)侧的第二模块端子组(12)和配置于基板第二边(3c)侧的第二基板端子组(302)通过形成于表层布线层(30a)的第二表层布线图案(312)连接。
-
公开(公告)号：CN111133569A
公开(公告)日：2020-05-08
申请号：CN201880060054.3
申请日：2018-09-21
Applicant: 爱信艾达株式会社
Inventor： 成濑峰信
IPC: H01L23/12
Abstract: 在上表面安装有半导体模块，并在下表面设置有连接端子(14)的电路基板(1)，在至少一部分连接端子(14)设置有连接销。连接端子(14)包含用于驱动半导体模块的驱动端子(14D)、以及用于连接半导体模块与其它功能部的功能端子(14F)。对电路基板(1)进行4分割而成的分割区域(D1～D4)中的每一个区域中的驱动端子(14D)的配置相对于电路基板(1)的中心(O)成为点对称。
-
公开(公告)号：CN107408066A
公开(公告)日：2017-11-28
申请号：CN201680016795.2
申请日：2016-03-24
Applicant: 爱信艾达株式会社
Inventor： 成濑峰信
Abstract: 抑制向存储器传送数据时产生的噪声。存储器控制器(C)具有：写入部(6)，向存储器写入传输数据，读取部(7)，从存储器读取数据。写入部(6)具有置换单元(6b)，当构成在信号线(DL)传输的数据的位串的“1”和“0”的排列图案是被设定为置换对象的对象图案的情况下，在写入存储器之前，该置换单元(6b)将该位串置换为噪声被抑制的置换位串。读取部(7)具有还原单元(7b)，该还原单元(7b)将从存储器读取的置换位串还原为初始位串。
-
-
-
-
-
-
-
-
-
Search Results
10
records
(took 0.027 seconds)
