-
公开(公告)号:CN106598184B
公开(公告)日:2020-08-25
申请号:CN201611246335.7
申请日:2013-06-27
申请人: 英特尔公司
IPC分类号: G06F1/20 , G06F1/3206 , G06F1/324
摘要: 本发明涉及在处理器中执行跨域热控制。在一个实施例中,处理器包括带有执行指令的至少一个核的第一域以及耦合到第一域并包括至少一个非核电路的第二域。这些域可以在独立频率下操作,耦合到域的功率控制单元可以包括响应于第二域中的热事件的发生而导致第一域的频率降低的热逻辑。描述并要求保护其他实施例。
-
公开(公告)号:CN104798008A
公开(公告)日:2015-07-22
申请号:CN201380060977.6
申请日:2013-06-28
申请人: 英特尔公司
CPC分类号: G06F1/3243 , G06F1/324 , G06F3/14 , Y02D10/152
摘要: 在一个实施例中,本发明包括具有多个核的处理器,每一核都执行指令,存储最大峰值操作频率值的非易失性存储器,每一值都是给定数量的活跃的核的函数,存储频率极限的配置存储器,每一频率极限都对应于小于最大峰值操作频率值的可配置的消减频率值或最大峰值操作频率值中的一个。功率控制器又被配置成将核的操作频率限制到从配置存储器中获取的对应的频率极限。描述并要求保护其他实施例。
-
公开(公告)号:CN100585533C
公开(公告)日:2010-01-27
申请号:CN200510108553.X
申请日:2005-09-30
申请人: 英特尔公司
CPC分类号: G06F21/57 , G06F1/324 , G06F1/3296 , G06F21/575 , G06F21/70 , G06F21/81 , G06F2221/2101 , Y02D10/126
摘要: 提供一种用于建立安全处理器工作点的系统和方法。某些实施例可包括存储关于可调处理器工作参数的一个或更多工作点信息的抗干扰存储元件。某些实施例还包括结合处理器的安全引导确定工作参数的工作点是什么的元件,还有结合处理器的安全引导比较工作参数的当前工作点和存储信息的元件。
-
-
公开(公告)号:CN102103484B
公开(公告)日:2015-08-19
申请号:CN201010615167.0
申请日:2010-12-17
申请人: 英特尔公司
IPC分类号: G06F9/30
CPC分类号: G06F1/3234 , G06F1/3203 , G06F1/3206 , G06F1/3228 , G06F1/3293 , G06F9/30083 , G06F9/3009 , Y02D10/122 , Y02D50/20
摘要: 在一个实施例中,本发明包括一种具有内核的处理器,该内核具有:解码逻辑,用于将规定将被监视的位置的标识和计时器值的指令解码;以及计时器,耦合到解码逻辑以关于计时器值执行计数。该处理器还可包括功率管理单元,该功率管理单元耦合到内核以至少部分地基于计时器值确定低功率状态的类型,并响应该确定使处理器进入低功率状态。还描述其它实施例并要求其它实施例的权利。
-
公开(公告)号:CN104798004A
公开(公告)日:2015-07-22
申请号:CN201380060958.3
申请日:2013-06-28
申请人: 英特尔公司
IPC分类号: G06F1/26
CPC分类号: G06F1/3206 , G06F1/324 , Y02D10/126
摘要: 在一个实施例中,处理器包括多个域,其中包括具有执行指令的至少一个核的核域,以及包括执行图形操作的至少一个图形引擎的图形域,以及控制处理器的功率消耗的功率控制器。功率控制器可包括接收域的优先级域的指示并基于功率极限、一个或多个最大域频率请求以及优先级域指示,向域动态地分配功率的逻辑。描述并要求保护其他实施例。
-
公开(公告)号:CN104205077A
公开(公告)日:2014-12-10
申请号:CN201280061922.2
申请日:2012-12-12
申请人: 英特尔公司
CPC分类号: G06F1/3243 , G06F1/3206 , G06F1/324 , G06F9/4401 , G06F9/4411 , G06F9/455 , Y02D10/126 , Y02D10/152 , Y02D50/20
摘要: 本文中描述了用于为处理器件提供包括相应超频的多个最大电流配置选项的装置、方法和系统。通过初始代码来确定处理器的可用选项。并且基于平台电力能力,选择多个电流配置选项中的最优电流配置选项。此外,在运行时期间,基于电流配置考虑动态地选择另一电流配置,以为每一部件和计算平台提供高灵活性以及最佳可能性能。
-
公开(公告)号:CN104011626A
公开(公告)日:2014-08-27
申请号:CN201280063842.0
申请日:2012-12-06
申请人: 英特尔公司
CPC分类号: G06F1/324 , G06F1/26 , G06F1/3206 , Y02D10/126
摘要: 根据本发明的一种实施例,一种集成电路设备包括至少一个计算引擎和控制单元。在基本输入/输出系统(BIOS)的执行已经完成之后,耦合到(各)计算引擎的控制单元适于动态地控制用于集成电路设备的至少一个功率管理参数的高能效操作设置。
-
公开(公告)号:CN118732815A
公开(公告)日:2024-10-01
申请号:CN202311764729.1
申请日:2023-12-20
申请人: 英特尔公司
IPC分类号: G06F1/3234 , G06F1/3293 , G06F1/3296 , G06F11/30
摘要: 一种用于控制包括温度尖峰检测和控制的温度斜坡速率的设备和方法。例如,处理器的一个实施例包括:多个核心,用于执行指令;功率管理单元,用于控制多个核心中的每个核心的功耗,该功率管理单元包括:频率斜坡调速器或频率步长调速器,用于至少部分地基于核心的当前频率或当前功率度量来确定多个核心中的核心的频率斜坡速率限制或功率步长限制;频率限制器或电压限制器,用于至少部分地基于所测得的温度来确定核心的最大频率或最大电压;以及限制解析电路,用于根据频率斜坡速率限制或功率步长限制以及最大频率或最大电压来确定核心的第一频率或第一功率级别。
-
公开(公告)号:CN109952566B
公开(公告)日:2024-08-23
申请号:CN201680090755.2
申请日:2016-12-12
申请人: 英特尔公司
发明人: J·W·布兰德特 , R·S·查普尔 , J·考博尔 , E·T·格罗科斯基 , S·H·冈瑟 , B·M·盖伊 , T·R·赫夫 , C·J·休斯 , E·乌尔德-阿迈德-瓦尔 , R·辛格豪尔 , S·Y·索托德 , B·L·托尔 , L·拉波波特 , D·帕普沃斯 , J·D·艾伦
IPC分类号: G06F12/0817
摘要: 本发明公开了一种处理器架构的实施例。在实施例中,处理器包括解码器、执行单元、一致性高速缓存和互连。所述解码器用于对用于将高速缓存行归零的指令进行解码。所述执行单元用于发布用于发起高速缓存行大小的零写入的写入命令。所述一致性高速缓存用于接收所述写入命令、用于判定所述高速缓存行中是否存在命中以及所命中高速缓存行的高速缓存一致性协议状态是经修改状态还是排他状态、用于将高速缓存行配置成指示全零、并且用于向所述互连发布所述写入命令。所述互连用于响应于接收到所述写入命令而向必须对其判定是否存在命中的多个其他一致性高速缓存中的每一个发布监听。
-
-
-
-
-
-
-
-
-