-
公开(公告)号：CN111801806B
公开(公告)日：2024-04-09
申请号：CN201980016369.2
申请日：2019-07-09
申请人： 首尔伟傲世有限公司
IPC分类号： H01L33/22 , H01L33/10 , H01L33/00 , H01L21/027 , H01L33/24
摘要： 发光元件包括：基板；多个突出图案，从所述基板突出；第一半导体层，设置于所述基板上；活性层，设置于所述第一半导体层上；及第二半导体层，设置于活性层上，其中，各突出图案包括：第一层，与所述基板形成为不分离的一体，并且从所述基板的上表面突出；及第二层，设置于所述第一层上，利用与所述第一层不同的材料构成。
-
公开(公告)号：CN113555477A
公开(公告)日：2021-10-26
申请号：CN202110829729.X
申请日：2019-07-09
申请人： 首尔伟傲世有限公司
摘要： 发光元件包括：基板；多个突出图案，从所述基板突出；第一半导体层，设置于所述基板上；活性层，设置于所述第一半导体层上；及第二半导体层，设置于活性层上，其中，各突出图案包括：第一层，与所述基板形成为不分离的一体，并且从所述基板的上表面突出；及第二层，设置于所述第一层上，利用与所述第一层不同的材料构成。
-
公开(公告)号：CN111063775A
公开(公告)日：2020-04-24
申请号：CN201911298684.7
申请日：2014-10-28
申请人： 首尔伟傲世有限公司
摘要： 公开了一种氮化物半导体元件。所述氮化物半导体元件包括：N型氮化物半导体层；低温成长层，位于所述N型氮化物半导体层上部，且在比所述N型氮化物半导体层的温度下成长；活性层，位于所述低温成长层的上部，且形成有V-坑；高电阻填充层，位于所述活性层的上部，且填充所述V-坑；P型氮化物半导体层，位于所述高阻抗填充层的上部，其中，所述高电阻填充层具有未掺杂层和掺杂层交替地堆叠一次以上，使得空穴通过所述V-坑的内部倾斜表面被注入到活性层中。
-
公开(公告)号：CN111048578A
公开(公告)日：2020-04-21
申请号：CN201911305595.0
申请日：2014-10-28
申请人： 首尔伟傲世有限公司
摘要： 公开了一种半导体装置。所述半导体装置包括：第一导电型半导体层，包括第一下导电型半导体层和第一上导电型半导体层；V-坑，穿过第一上导电型半导体层的至少一部分；第二导电型半导体层，位于第一导电型半导体层上并填充V-坑；活性层，置于第一导电型半导体层与第二导电型半导体层之间，V-坑穿过活性层；高电阻填充层，置于活性层与第二导电型半导体层之间并填充V-坑，其中，第一上导电型半导体层具有比第一下导电型半导体层的缺陷密度高的缺陷密度，并且第一上导电型半导体层包括包含V-坑的起点的V-坑产生层。
-
公开(公告)号：CN105374913B
公开(公告)日：2019-07-12
申请号：CN201510511540.0
申请日：2015-08-19
申请人： 首尔伟傲世有限公司
摘要： 公开了一种发光器件及其制造方法。发光器件包括n型半导体层、p型半导体层、设置在n型半导体层与p型半导体层之间的有源层以及设置在p型半导体层与有源层之间的电子阻挡层。p型半导体层包括空穴注入层、p型接触层以及设置在空穴注入层与p型接触层之间的空穴传输层。空穴传输层包括多个未掺杂层和设置在未掺杂层之间的至少一个中间掺杂层。未掺杂层中的至少一个包括在其中空穴浓度随着与空穴注入层或者p型接触层的距离的增加而降低的区域，并且中间掺杂层设置为与空穴传输层的区域至少部分地重叠，其中空穴传输层的空穴浓度为p型接触层的空穴浓度的62％至87％。
-
-
公开(公告)号：CN113555478A
公开(公告)日：2021-10-26
申请号：CN202110832123.1
申请日：2019-07-09
申请人： 首尔伟傲世有限公司
摘要： 发光元件包括：基板；多个突出图案，从所述基板突出；第一半导体层，设置于所述基板上；活性层，设置于所述第一半导体层上；及第二半导体层，设置于活性层上，其中，各突出图案包括：第一层，与所述基板形成为不分离的一体，并且从所述基板的上表面突出；及第二层，设置于所述第一层上，利用与所述第一层不同的材料构成。
-
公开(公告)号：CN104576712A
公开(公告)日：2015-04-29
申请号：CN201410589701.3
申请日：2014-10-28
申请人： 首尔伟傲世有限公司
摘要： 本发明公开了一种半导体装置及其制造方法。所述半导体装置包括：第一导电型半导体层，包括第一下导电型半导体层和第一上导电型半导体层；V-坑，穿过第一上导电型半导体层的至少一部分；第二导电型半导体层，位于第一导电型半导体层上并填充V-坑；以及活性层，插入在第一导电型半导体层和第二导电型半导体层之间，V-坑穿过活性层，其中，第一上导电型半导体层具有比第一下导电型半导体层的缺陷密度高的缺陷密度，并且第一上导电型半导体层包括包含V-坑的起点的V-坑产生层。半导体装置包括具有大尺寸和高密度的V-坑，从而有效地防止由于静电放电导致的对半导体装置的损坏。
-
公开(公告)号：CN111063777B
公开(公告)日：2023-11-14
申请号：CN201911307161.4
申请日：2014-10-28
申请人： 首尔伟傲世有限公司
摘要： 公开了一种半导体装置。所述半导体装置包括：第一导电型半导体层，包括第一下导电型半导体层和第一上导电型半导体层；V‑坑，穿过第一上导电型半导体层的至少一部分；第二导电型半导体层，位于第一导电型半导体层上并填充V‑坑；活性层，置于第一导电型半导体层和第二导电型半导体层之间，V‑坑穿过活性层，其中，第一上导电型半导体层具有比第一下导电型半导体层的缺陷密度高的缺陷密度，并且第一上导电型半导体层包括包含V‑坑的起点的V‑坑产生层，其中，低浓度掺杂层置于V‑坑产生层与活性层之间，并且掺杂有Si的高浓度势垒层置于低浓度掺杂层与活性层之间。
-
公开(公告)号：CN111048578B
公开(公告)日：2023-10-17
申请号：CN201911305595.0
申请日：2014-10-28
申请人： 首尔伟傲世有限公司
摘要： 公开了一种半导体装置。所述半导体装置包括：第一导电型半导体层，包括第一下导电型半导体层和第一上导电型半导体层；V‑坑，穿过第一上导电型半导体层的至少一部分；第二导电型半导体层，位于第一导电型半导体层上并填充V‑坑；活性层，置于第一导电型半导体层与第二导电型半导体层之间，V‑坑穿过活性层；高电阻填充层，置于活性层与第二导电型半导体层之间并填充V‑坑，其中，第一上导电型半导体层具有比第一下导电型半导体层的缺陷密度高的缺陷密度，并且第一上导电型半导体层包括包含V‑坑的起点的V‑坑产生层。
-
-
-
-
-
-
-
-
-
搜索结果
28 条记录 (耗时 0.03 秒)
