-
公开(公告)号：CN112909094A
公开(公告)日：2021-06-04
申请号：CN202110079912.2
申请日：2021-01-21
申请人： 杰华特微电子(杭州)有限公司
发明人： 葛薇薇
IPC分类号： H01L29/78 , H01L29/06 , H01L21/336
摘要： 公开了一种半导体器件，包括横向分布在所述半导体器件表面的阱区和漂移区，在阱区和漂移区中分别设置有源端掺杂区和漏端掺杂区，分别形成源端和漏端，栅极结构覆盖在阱区和漂移区之间，场板结构覆盖在漂移区上表面，用于辅助耗尽漂移区，其中，在漂移区上表面的位于场板结构与栅极结构之间的区域中设置有掺杂类型与漂移区的掺杂类型相反的表面掺杂区，该表面掺杂区电引出与场板结构电连接。本发明的半导体器件可使场板结构上表面的电位略低于场板结构下表面的电位，提升了场板结构对漂移区的辅助耗尽效果，提升半导体器件的击穿电压。
-
公开(公告)号：CN112635428A
公开(公告)日：2021-04-09
申请号：CN202011618176.5
申请日：2020-12-30
申请人： 杰华特微电子(杭州)有限公司
发明人： 孟繁均
IPC分类号： H01L23/495 , H01L23/31
摘要： 本发明公开了一种用于芯片封装的框架结构及半导体器件，包括，基岛；多个第一焊盘，设置于所述基岛的周边；以及多个第二焊盘，设置于所述基岛的周边，所述第二焊盘的面积大于所述第一焊盘，至少一个所述第二焊盘具有第一开槽，其中所述第二焊盘包括第一分焊盘及第二分焊盘，所述第一开槽设置于所述第一分焊盘及所述第二分焊盘之间，使得镀银时，所述第二焊盘上的镀银层被约束在所述第一分焊盘和所述第二分焊盘的部分区域上。该框架结构可以避免粗铜线从框架焊点上被脱落的问题，从而提高半导体封装结构的稳定性。
-
公开(公告)号：CN112616220A
公开(公告)日：2021-04-06
申请号：CN202011608902.5
申请日：2019-12-30
申请人： 杰华特微电子(杭州)有限公司
IPC分类号： H05B45/30
摘要： 本发明提出一种LED控制电路及控制方法，所述LED控制电路包括第一调节电路和第二调节电路，所述第一调节电路与LED负载串联，第一参考电压调节LED负载电流；所述第二调节电路连接所述整流电路输出端；当输入电压大于LED负载电压时，所述输入电压给LED负载供电和给所述第二调节电路与充电；当所述输入电压小于LED负载电压时，所述第二调节电路向所述LED负载放电。本发明能够减小LED电流纹波，且在调光信号较小时，LED也能够快速启动。
-
公开(公告)号：CN112397507A
公开(公告)日：2021-02-23
申请号：CN202011275829.4
申请日：2020-11-16
申请人： 杰华特微电子(杭州)有限公司
发明人： 韩广涛
IPC分类号： H01L27/088 , H01L27/098 , H01L29/06 , H01L29/78 , H01L21/336 , H01L21/8232
摘要： 本申请提供了一种横向双扩散晶体及其制造方法，包括：衬底和位于衬底上部的漂移区；位于衬底表面上的多个场氧化层；位于漂移区上部相互隔开的第一N型阱区和P型阱区，以及与P型阱区相邻的第二N型阱区；位于衬底表面上的且覆盖部分P型阱区的第一栅氧层、第一多晶硅层、第二栅氧层和第二多晶硅层；分别位于第一N型阱区、P型阱区和第二N型阱区中的第一N+区域、第二N+区域和第三N+区域；以及位于P型阱区中的P+区域和第四N+区域，第四N+区域位于第二多晶硅层两侧，且位于P+区域和第三N+区域之间。该横向双扩散晶体管在漂移区的阱区中形成不同的P+区域和N+区域，使得器件的导通电流提高，且漏端电流得到控制。
-
公开(公告)号：CN112364593A
公开(公告)日：2021-02-12
申请号：CN202011318318.6
申请日：2020-11-23
申请人： 杰华特微电子(杭州)有限公司
发明人： 蒋盛烽
IPC分类号： G06F30/367 , G06F117/12
摘要： 本发明公开了一种横向双扩散晶体管的电路模型及其建模方法，该电路模型包括：标准BSIM4模型；串联于标准BSIM4模型上的栅端‑体端等效电容，包括多个栅端‑体端等效电容修正项系数，用于修正栅端‑体端电容；串联于标准BSIM4模型上的栅端‑漏端等效电容，包括多个栅端‑漏端等效电容修正项系数，用于修正栅端‑漏端电容，其中，该电路模型用于表征横向双扩散晶体管的电容特性。该LDMOS的电路模型及其建模方法在BSIM4模型的基础上，加上了定制的栅端‑体端等效电容和栅端‑漏端等效电容，使得该电路模型在利用BSIM4模型的收敛性、兼容性和较快的仿真速度的同时，也能准确的表征LDMOS的电容特性，克服了BSIM模型无法准确表征LDMOS的电容特性的问题。
-
公开(公告)号：CN109617005B
公开(公告)日：2021-02-02
申请号：CN201910001014.8
申请日：2017-02-17
申请人： 杰华特微电子(杭州)有限公司
摘要： 本发明公开了一种漏电保护电路及照明驱动电路，所述的保护电路包括：检测电路，检测流经第一开关的电流，得到表征流经第一开关电流的电流检测信号，根据所述电流检测信号判断输入端是否存在内阻变化；控制电路，控制第一开关间歇导通，在所述第一开关导通期间，由检测电路检测流经第一开关的电流；第一开关，与电源输入端连接，其控制端与所述的控制电路连接，由控制电路控制其间歇导通。本发明能够起到保护作用，提升负载拆装过程中的安全性。
-
公开(公告)号：CN112291886A
公开(公告)日：2021-01-29
申请号：CN202011215920.7
申请日：2020-11-04
申请人： 欧普照明股份有限公司 , 杰华特微电子(杭州)有限公司
IPC分类号： H05B45/345 , H05B45/397 , H05B45/50
摘要： 本发明公开了一种控制电路及照明装置，属于照明技术领域。相比现有技术中，在控制电路上电过程中，输入至恒流驱动模块的驱动输入端的电压上升缓慢，导致光源负载存在电流过冲现象的问题。本发明公开的控制电路中，由于第一调节输出端的输出电流与限压端的输出电压呈正相关，而第二调节输出端的输出电流与限压端的输出电压呈负相关，因此，在控制电路上电过程中，也就是限压端的电压从0至第一阈值的过程中，输入至驱动输入端的电流可以较为恒定，从而使得与恒流驱动模块连接的光源负载上的工作电流也较为恒定，避免在光源负载上产生电流过冲的现象。
-
公开(公告)号：CN112151618A
公开(公告)日：2020-12-29
申请号：CN202011033177.3
申请日：2020-09-27
申请人： 杰华特微电子(杭州)有限公司
发明人： 韩广涛
IPC分类号： H01L29/78 , H01L21/336 , H01L29/06
摘要： 本发明公开一种横向超结结构的制造方法，所述横向超结结构位于横向扩散晶体管的外延层内，所述方法包括：在外延层上表面形成多个间隔排列的阻挡条；从阻挡条侧边向下方倾斜注入第一类型掺杂离子，以形成由相邻的阻挡条限定宽度的第一类型掺杂条；对阻挡条贴设侧壁，以形成覆盖第一类型掺杂条的遮挡层；从外延层上方向下垂直注入第二类型掺杂离子，以在外延层未被遮挡层遮挡的部分形成第二类型掺杂条。本发明解决了横向超结晶体管因使用掩膜数量较多而耗费制造成本的技术问题。
-
公开(公告)号：CN112151532A
公开(公告)日：2020-12-29
申请号：CN202010926454.7
申请日：2020-09-07
申请人： 杰华特微电子(杭州)有限公司
摘要： 本发明涉及电子器件技术领域，提供了一种用于静电防护的半导体器件，利用第一P型阱区和第一N型阱区之间、第一N型阱区和第二P型阱区之间的间隔不同，形成两个击穿电压不同的LDMOS，通过第一N型阱区的电极电连接在阳极，第一P型阱区和第二栅极结构的电极共同通过电阻电连接在阴极，且前述第二P型阱区和第一栅极结构的电极共同电连接在阴极，使该半导体器件具有静电电流从阳极到阴极的两条泄放路径，利用具有较低击穿电压的LDMOS被击穿后的电流钳位控制具有较高击穿电压的LDMOS的栅压，从而开启该半导体器件，以通过沟道快速泄放ESD电流，由此可提高半导体器件的ESD防护能力，避免了器件内部发生kirk效应而造成的失效，增强了器件性能的稳定性。
-
公开(公告)号：CN112151485A
公开(公告)日：2020-12-29
申请号：CN202011024752.3
申请日：2020-09-25
申请人： 杰华特微电子(杭州)有限公司
发明人： 陈佳
IPC分类号： H01L23/48 , H01L23/528 , H01L23/31
摘要： 本发明公开了一种半导体器件的封装结构及其封装方法，该封装结构包括：半导体基板；形成于所述半导体基板上表面的半导体器件，所述半导体器件包括实现半导体器件功能的芯片区域，以及围绕所述芯片区域的片外区域；位于所述芯片区域上部的顶层金属；位于所述半导体器件上部的第一钝化层；覆盖于所述第一钝化层上表面的再布线层；每个所述顶层金属的上部内均对应设置有贯穿所述第一钝化层的多个开孔，所述多个开孔用于实现所述顶层金属与所述再布线层之间的电性连接。本发明能够实现半导体器件中电流流动的均匀性，进而提升芯片的电流能力。
-
-
-
-
-
-
-
-
-
搜索结果
700 条记录 (耗时 0.052 秒)
