公开(公告)号：CN110851074B

公开(公告)日：2022-03-15

申请号：CN201910457610.7

申请日：2019-05-29

Applicant: 三星电子株式会社

Inventor： Q.彭 ,  A.张 ,  郑宏忠 ,  D.蒋

IPC: G06F3/06 ,  G06F16/901

Abstract: 提供一种包括了虚拟存储器空间、物理存储器空间和存储器管理器的重复数据删除存储器系统。存储器管理器生成被存储在物理存储器空间中的用户数据条目。用户数据条目表示出现在虚拟存储器空间中的预定粒度的唯一用户数据，并且包括第一部分和第二部分。第一部分包括与对应于用户数据条目的唯一用户数据在虚拟存储器空间中被复制的重复次数的数目有关的信息；并且第二部分包括所述唯一用户数据从其能够被重建的唯一用户数据的选定部分。如果唯一用户数据的重复次数的数目大于或等于预定数目，则第一部分可以包括对扩展参考计数器表或特殊数据模式表的索引。

公开(公告)号：CN107153625B

公开(公告)日：2021-09-07

申请号：CN201710122824.X

申请日：2017-03-03

Applicant: 三星电子株式会社

Inventor： 牛迪民 ,  张牧天 ,  郑宏忠 ,  林璇渶 ,  金寅东 ,  崔璋石 ,  克雷格·汉森

IPC: G06F13/16 ,  G06F13/42

Abstract: 提供了一种与同步DDR协议可兼容的异步通信协议。存储器模块包括：非易失性存储器；以及与存储器控制器接合的异步存储器接口。所述异步存储器接口可使用双数据速率(DDR)存储器通道的被改变用途的引脚来将异步数据发送到所述存储器控制器。所述异步数据可以是指示所述非易失性存储器的状态的装置反馈。

公开(公告)号：CN105703765B

公开(公告)日：2020-10-09

申请号：CN201510944660.X

申请日：2015-12-16

Applicant: 三星电子株式会社

Inventor： 高鸣宇 ,  郑宏忠 ,  K.T.马拉迪

IPC: H03K19/17736 ,  H03K19/17758 ,  H03K19/1776 ,  H03K19/17728 ,  H01L25/00 ,  H01L25/18

Abstract: 一种基于DRAM的可重构逻辑。根据一个一般方面，一种装置可以包括存储阵列，该存储阵列包括多个存储子阵列。子阵列中的至少一个可以被布置为可重构查找表。该可重构查找表可以包括：被配置为存储数据的多个存储单元；局部行译码器，被配置为基于输入信号的集合来激活存储单元的一个行或多个行；局部线选择器，被配置为基于至少一个输入信号来选择存储单元的行的子集。

公开(公告)号：CN111597501A

公开(公告)日：2020-08-28

申请号：CN202010104592.7

申请日：2020-02-20

Applicant: 三星电子株式会社

Inventor： 姜冬岩 ,  牛迪民 ,  郑宏忠

IPC: G06F17/16 ,  G06F7/544 ,  G06N3/063

Abstract: 本发明提供一种自适应性矩阵乘法器的系统。在一些实施例中，所述自适应性矩阵乘法器的系统包括第一乘法单元、第二乘法单元、存储器加载电路及外缓冲器电路。所述第一乘法单元包括第一内缓冲器电路及第二内缓冲器电路，且所述第二乘法单元包括第一内缓冲器电路及第二内缓冲器电路。所述存储器加载电路被配置成在突发脉冲存储器访问模式的单个突发脉冲中将来自存储器的数据加载到以下中：第一乘法单元的第一内缓冲器电路；以及第二乘法单元的第一内缓冲器电路。

公开(公告)号：CN105373443B

公开(公告)日：2020-04-07

申请号：CN201510511586.2

申请日：2015-08-19

Applicant: 三星电子株式会社

Inventor： 郑宏忠 ,  胡潮红 ,  苏哈斯 ,  罗伯特·布伦南

IPC: G06F11/10

Abstract: 本发明提供了一种数据系统，包括：存储器，其配置为存储数据，纠正从存储的数据中读取的数据中的错误，并且响应于纠正从存储的数据中读取的数据中的错误而产生错误信息；以及处理器，其通过第一通信路径和第二通信路径连接至存储器，并且配置为：通过第一通信路径从存储器接收数据；并且通过第二通信路径从存储器接收错误信息。本发明还提供了一种读取数据的方法。

公开(公告)号：CN110941600A

公开(公告)日：2020-03-31

申请号：CN201910770236.6

申请日：2019-08-20

Applicant: 三星电子株式会社

Inventor： 安德鲁·珍文·张 ,  金钟民 ,  郑宏忠

IPC: G06F16/21

Abstract: 一种包括数据库卸载引擎的数据库处理系统。在一些实施例中，所述数据库卸载引擎包括：矢量化加法器，包括多个读取-修改-写入电路；多个总和缓冲器，分别连接到所述读取-修改-写入电路；密钥地址表；以及控制电路。所述控制电路可被配置为：接收第一密钥以及对应的第一值；搜索所述密钥地址表寻找所述第一密钥；以及响应于在所述密钥地址表中找到对应于所述第一密钥的地址，将所述地址及所述第一值路由到所述多个读取-修改-写入电路中与所述地址对应的读取-修改-写入电路。也提供一种用于卸载数据库操作的方法。

公开(公告)号：CN105589762B

公开(公告)日：2020-01-14

申请号：CN201510511311.9

申请日：2015-08-19

Applicant: 三星电子株式会社

Inventor： 胡潮红 ,  尹亮 ,  郑宏忠 ,  姜郁成

IPC: G06F11/10

Abstract: 提供了一种存储器装置、存储器模块和用于纠错的方法。实施例包括一种存储器装置，所述存储器装置包括：存储器，被配置为存储数据；数据接口；错误接口；控制器，结合到数据接口、错误接口和存储器。控制器被配置为通过数据接口发送存储在存储器中的数据，并且控制器被配置为通过错误接口发送响应于纠正在从存储器读取的数据中的错误而生成的错误信息。

公开(公告)号：CN110097898A

公开(公告)日：2019-08-06

申请号：CN201910049654.6

申请日：2019-01-18

Applicant: 三星电子株式会社

Inventor： 牛迪民 ,  张牧天 ,  林璇渶 ,  郑宏忠 ,  金寅东 ,  李栽坤

IPC: G11B27/034 ,  G11B27/10

Abstract: 本公开提供一种页面大小感知调度的方法和一种已在其上记录用于执行页面大小感知调度方法的计算机程序的非暂时性计算机可读存储介质。方法包含：确定媒体页面的大小；确定媒体页面是打开还是关闭的；如果确定媒体页面是打开的，那么由存储器控制器进行推测性读取操作；以及如果确定媒体页面是关闭的，那么由存储器控制器进行常规读取操作。

公开(公告)号：CN107154270B

公开(公告)日：2019-07-30

申请号：CN201710123119.1

申请日：2017-03-03

Applicant: 三星电子株式会社

Inventor： 张牧天 ,  牛迪民 ,  郑宏忠 ,  林璇渶 ,  金寅东 ,  崔璋石

IPC: G11C8/04

Abstract: 本发明涉及在存储装置中寻址数据的方法、存储装置和存储模块。在寻址存储装置数据的方法中，该数据布置在由第一数量的行地址位和第二数量的列地址位索引的行和列中并通过指定第三数量的行地址位的行命令紧接着指定第四数量的列地址位的列命令寻址，第一数量大于第三数量或者第二数量大于第四数量，该方法包括：将第一数量的行地址位分割为第一子集和第二子集，并且当第一数量大于第三数量时在行命令中指定第一子集并在下一地址命令中指定第二子集；否则将第二数量的列地址位分割为第三子集和第四子集，并且在列命令中指定第四子集并在前一地址命令中指定第三子集。

公开(公告)号：CN106814662B

公开(公告)日：2019-06-25

申请号：CN201610886006.2

申请日：2016-10-11

Applicant: 三星电子株式会社

Inventor： 郑宏忠 ,  张牧天

IPC: G05B19/042

CPC classification number: G06F3/0665 ,  G06F3/0613 ,  G06F3/0689 ,  G06F9/45558 ,  G06F12/0802 ,  G06F12/1009 ,  G06F2009/45583 ,  G06F2212/1024 ,  G06F2212/152 ,  G06F2212/621

Abstract: 公开加速器控制器和控制加速器逻辑的方法。加速器控制器包括检测器和加载器。检测器检测应用程序或者虚拟机的运行时间特征，并识别与应用程序或者虚拟机关联的对应于检测到的运行时间特征的加速器逻辑。加载器将识别的加速器逻辑加载到至少一个动态随机存取存储器(DRAM)阵列。至少一个DRAM阵列基于识别的加速器逻辑被选择性地重配置为像查找表(LUT)一样运行或者像DRAM存储阵列一样运行，并且至少一个DRAM阵列位于操作系统环境的高速缓存一致地址空间中。加速器逻辑可包括查找表(LUT)。