-
公开(公告)号：CN101231843A
公开(公告)日：2008-07-30
申请号：CN200810008913.2
申请日：2008-01-25
申请人： 京瓷株式会社
摘要： 本发明公开一种声音再生装置，其特征在于，备有：数据接收部(250)，其对利用使用编码译码器而编码后的编码声音数据进行接收；错误检测部(254)，其对错误进行检测；数据存储部(256)，其在没有检测出错误的情况下将编码声音数据存储到再生缓存器(258)中；译码部(260)，其将编码声音数据进行译码；声音再生部(264)，其对该译码后的声音数据进行再生，在错误检测部(254)检测出错误的情况下，对存储于再生缓存器(258)中的编码声音数据的上次值进行维持，在错误检测部(254)以规定次数以上连续检测出错误的情况下，将若进行译码则成为无声或任意声音的编码声音数据存储到所述再生缓存器(258)中。从而即使在利用16kbpsADPCM的情况下，也能够确实地防止错误时的刺耳的声音的再生。
-
公开(公告)号：CN101090272A
公开(公告)日：2007-12-19
申请号：CN200710043462.1
申请日：2007-07-05
申请人： 复旦大学
IPC分类号： H03M3/04
摘要： 本发明属集成电路技术领域，具体为一种适用于数字电源控制器的混合型数字脉宽调制器。它由自适应偏置电压产生电路、8级压控环路振荡器和数字控制部分组成。自适应偏置电压产生电路产生一个具有温度工艺补偿的偏置电压Vctrl来控制8级压控环路振荡器，产生不受外界温度及工艺偏差影响的16相位时钟C0～C15。数字控制部分则根据这16个相位依次错开十六分之一个周期的时钟以及外部输入的n位占空比d[n－1∶0]，产生分辨率为n位的调制脉冲。本发明产生的16相时钟对工艺温度变化不敏感，使得系统即使工作在恶劣的环境下也能保持时钟的稳定性，进而保证输出调制脉冲的稳定性；并可以有效降低系统时钟频率，避免高时钟频率带来的时序限制、功耗等问题。
-
公开(公告)号：CN101044684A
公开(公告)日：2007-09-26
申请号：CN200580035552.5
申请日：2005-09-16
申请人： 模拟装置公司
发明人： 保罗·约翰·默洛 , 玛丽亚·戴·莫尔·查马罗·马丁 , 科林·G·莱登 , 迈克·多米尼克·基恩 , 罗伯特·W·亚当斯 , 理查德·托马斯·欧布里安 , 帕斯卡尔·托马斯·米诺格 , 汉斯·约翰·奥洛夫·蒙松
IPC分类号： H03M3/04
摘要： 一种多位连续时间∑－Δ模数转换器(ADC)，其具有接收模拟输入信号电流的输入级。一种多位反馈电流数模转换器(IDAC)，其根据反馈信号产生多电平反馈电流。一种积分器，其基于连续时间对所产生的电流和输入信号电流之和进行积分。所述IDAC具有包括第一偏置电流源的第一输出支路以及包括第二偏置电流源的第二输出支路。所述偏置电流源向所述IDAC的相应支路提供偏置电流，以便在中级状况偏置输入级。偏置电流源经由斩波开关连接到支路，在第一配置和相反的第二配置中，所述斩波开关将所述偏置电流源连接到所述支路。尽管优选地只有第一级是斩波稳定的，但是，积分放大器也可以是斩波稳定的。
-
公开(公告)号：CN1981445A
公开(公告)日：2007-06-13
申请号：CN200580015587.2
申请日：2005-04-11
申请人： 音频专用集成电路公司
发明人： 翰里克·托姆森 , 克劳斯·俄德曼·弗尔斯特
摘要： 一种用于控制总和－增量调制器的方法，该总和－增量调制器具有一个环路，该环路建立总和－增量调制器的信号转移函数STF和量化噪声转移函数NTF，其中该总和－增量调制器接收输入信号x(n)，并响应于该输入信号提供调制后的输出信号y(n)。该方法特征在于，包括步骤：响应于与输入信号相关的信号特征A(n)，控制总和－增量调制器以改变该量化噪声转移函数NTF。
-
公开(公告)号：CN1879446A
公开(公告)日：2006-12-13
申请号：CN200480033222.8
申请日：2004-10-08
申请人： 桑尼奥公司
发明人： 詹斯·K·鲍尔森
CPC分类号： H04R3/00 , H03M7/3015 , H03M7/3035 , H04R1/04 , H04R25/505
摘要： 本发明涉及一种数字麦克风，包括整体模数转换器，它基于与适合于提供单比特输出信号的数字信号转换器级联的多电平量化器。根据本发明的数字麦克风尤其适合于在移动终端和小型便携式通信装置内使用，例如移动或蜂窝电话、耳机、助听设备等等。
-
公开(公告)号：CN1656687A
公开(公告)日：2005-08-17
申请号：CN03812009.7
申请日：2003-05-13
申请人： 皇家飞利浦电子股份有限公司
发明人： H·M·舒尔曼斯
IPC分类号： H03M3/04
摘要： 本发明涉及一种基于模拟输入信号(6)来产生N比特数字输出信号(4)的∑－ΔA/D转换器(2)，其中包括一个控制环路，所述控制环路包括一个量化器(8)，其中所述量化器包含了至少一个用于产生N比特数字输出信号(4)的比较器(24.1、24.2)，以及一个基于N比特数字输出信号(4)来产生N比特数字输出信号(4)的模拟版本(14)并处于控制环路第一反馈环路(12)中的D/A转换器(10)，其中所述量化器(8)还包括一个与比较器(24.1、24.2)相耦合的双向计数器(26)，并且D/A转换器(10)与处于控制环路第二反馈环路(27)之中的比较器(24.1、24.2)相耦合。
-
公开(公告)号：CN1582534A
公开(公告)日：2005-02-16
申请号：CN02804706.0
申请日：2002-02-05
申请人： 模拟设备股份有限公司
IPC分类号： H03M3/04
摘要： 一种多比特σ－δ模数变换器含有量化器，环路滤波电路，和数模反馈电路。所述量化器，环路滤波器，和数模反馈电路具有与之相关的环路增益。所述量化器和环路滤波器具有与之相关的组合增益。所述数模反馈电路的全刻度是可改变的。所述量化器和环路滤波器的所述组合增益也是可改变的。更特殊地，所述量化器和环路滤波器的组合增益与所述数模反馈电路的全刻度是成反比例地变化，以将所述环路增益维持在一个相当恒定的电路上。
-
公开(公告)号：CN1158772C
公开(公告)日：2004-07-21
申请号：CN00803693.4
申请日：2000-12-15
申请人： 酒井康江
发明人： 小柳裕喜生
IPC分类号： H03M3/04
CPC分类号： H03H17/028 , H03H17/0657 , H03M3/508
摘要： 本发明的目的在于，提供一种可以减小电路规模并能减低部件成本的过采样处理电路及数-模转换器。过采样处理电路，在结构上包含乘法部1、4个数据保持部2-1～2-4、4个数据选择器3-1～3-4、加法部4、2个积分电路5-1、5-2。由乘法器1将4个乘数与输入数据相乘，并由各数据保持部2-2～2-4将该4个乘法运算结果作为1组保持。数据选择器，按规定顺序读出由对应的数据保持部保持的4个数据并生成阶梯函数的数据。加法部，将从各数据选择器输出的4个阶梯函数的值相加，并由2个积分电路对与该相加值进行2次数字积分处理。
-
公开(公告)号：CN1158770C
公开(公告)日：2004-07-21
申请号：CN00802718.8
申请日：2000-12-15
申请人： 酒井康江
发明人： 小柳裕喜生
IPC分类号： H03M3/04
CPC分类号： H03M3/504
摘要： 目的在于提供一种数字-模拟变换器，可以获得失真小的输出波形而不提高部件的工作速度。D/A变换器由4个D型触发器10-1～10-4、4个乘法器12-1～12-4、3个加法器14-1～14-3、D/A变换器16、2个积分电路18-1、18-2构成。将输入数据依次输入、保持在4个D型触发器。各乘法器进行在1个时钟周期的前半周期和后半周期用不同的乘数与一对一的D型触发器的保持数据相乘的乘法处理，将各个相乘结果用3个加法器进行相加。而且，在由D/A变换器16产生与该相加值对应的阶跃状的模拟电压后，由2个积分电路18-1、18-2进行2次积分处理。
-
公开(公告)号：CN1364340A
公开(公告)日：2002-08-14
申请号：CN00810662.2
申请日：2000-04-05
申请人： 西门子公司
摘要： 时钟信号发生器包含一个DDS电路(1),其以一个确定的频率(Fc_coarse)向上加频率字(N_coarse),并在发生溢出的情况下产生一个输出脉冲。为了降低抖动确定一个与DDS电路(1)的理想溢出时刻(t_i)一致的参数值(R2),输出脉冲生成电路(19)依赖于该参数值(R2)在应用一个另外的、较高频率(Fc_fine)的情况下为输出脉冲(MSB_fine)确定一个已校正的时刻并在这个已校正的时刻输出这个输出脉冲。
-
-
-
-
-
-
-
-
-
搜索结果
177 条记录 (耗时 0.024 秒)
